本发明涉及一种数据读取方法，尤其涉及一种适用于配置有可复写式非易失性存储器模块的存储装置的数据读取方法、存储控制器与存储装置。
背景技术：
：：一般来说，在对可复写式非易失性存储器模块读取数据时，若读取失败的情况没有发生，系统会使用预设读取电压组或之前用过的最佳化读取电压组来读取数据。直到读取失败的情况发生，系统(存储系统)才会不使用预设读取电压组或已用过的最佳电压，并且对应地调整读取电压组，以尝试找到一个最佳化后的读取电压组，进而通过使用最佳化的读取电压来成功地读取到正确数据。然而，传统上调整读取电压组以获得最佳化读取电压组来读取数据的作法大多是针对对应目标字线的读取电压组来进行读取电压最佳化操作(亦称，字线等级(wordlinelevel)读取电压最佳化操作)，对所述目标字线的所有物理页面一齐进行读取电压最佳化操作。也就是说，传统作法忽略了导致读取失败的原因可能不是源自于所述目标字线的所有物理页面，而是源自于所述目标字线的读取状况较差(如，错误比特数较多的目标物理页面)的特定物理页面。由于传统方式并不能够仅针对目标字线的读取状况较差的特定物理页面来仅对用以识别所述特定物理页面的转换读取电压来进行页面等级(pagelevel)读取电压最佳化操作。因此，每当目标字线的多个物理页面中的一个特定物理页面的读取状况较差时，传统方式就会需要耗费较大的资源来执行整个目标字线的读取电压最佳化操作，以可获得对应特定物理页面的转换读取电压的最佳化读取电压，进而改善所述特定物理页面的读取状况。如此一来，便导致了读取数据的效率降低。另一方面，当所述目标字线的特定物理页面因读取状况较差而被判定需要被执行读取电压最佳化操作时，目前的传统作法并没有考量或预测其他的物理页面是否在此时机点也需要被执行读取电压最佳化。也就是说，目前的传统作法需要等到字线的多个物理页面中的特定物理页面发生读取状况较差的现象时，才会对特定物理页面或字线来进行读取电压最佳化。如此一来，由于传统作法是因为执行数据读取操作而发现到特定物理页面的读取状况较差才进行读取电压最佳化操作，上述的传统作法有可能导致了数据读取操作的延迟，降低了存储装置整体的效率。因此，如何决定且预测用以执行字线等级读取电压最佳化操作的时机与用以执行页面等级读取电压最佳化操作的时机，并且在不需要准备验证数据的情况下，快速且有效率地对用以识别特定物理页面的存储状态的转换读取电压进行最佳化，以改善传统作法的缺陷，进而提升可复写式非易失性存储器模块的数据读取效率且降低减码操作的负荷，是本领域人员研究的课题之一。技术实现要素：本发明提供一种数据读取方法、存储控制器与存储装置，可决定且预测用以执行字线等级读取电压最佳化操作的时机与用以执行页面等级读取电压最佳化操作的时机，在不需要准备已验证数据的情况下，快速且有效率地获得精确的页面等级的最佳化读取电压组，进而可经由最佳化读取电压组来正确地读取对应的物理页面的数据，进而增进了数据读取操作的效率。本发明的一实施例提供适用于配置有一可复写式非易失性存储器模块的一存储装置的一种数据读取方法。所述可复写式非易失性存储器模块具有多个字线，其中所述多个字线的每一个字线耦接至多个存储单元，其中所述多个存储单元中的每一个存储单元包括多个物理页面，并且所述多个物理页面中的每一个物理页面用以被程序化为一比特值。所述方法包括：选择所述多个字线的其中之一作为一目标字线，并且监控所选择的所述目标字线的多个物理页面，以获得分别对应所述目标字线的所述多个物理页面的多个监控结果；反应于根据所述多个监控结果判定需对所述目标字线的所述多个物理页面中的一目标物理页面执行读取电压最佳化操作，更新对应所述目标物理页面的目标最佳化计数值；以及根据所述目标最佳化计数值，执行对应所述目标字线的一第一型读取电压最佳化操作、一第二型读取电压最佳化操作或一第三型读取电压最佳化操作，以获得对应所述目标字线的最佳化读取电压组，其中所述目标字线经由使用所述最佳化读取电压组来被读取。本发明的一实施例提供用于控制配置有可复写式非易失性存储器模块的存储装置的一种存储控制器。所述存储控制器包括：连接接口电路、存储器接口控制电路、读取电压管理电路单元以及处理器。连接接口电路用以耦接至主机系统。存储器接口控制电路用以耦接至所述可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块具有多个字线，其中所述多个字线的每一个字线耦接至多个存储单元，其中所述多个存储单元中的每一个存储单元包括多个物理页面，并且所述多个物理页面中的每一个物理页面用以被程序化为一比特值。处理器耦接至所述连接接口电路、所述存储器接口控制电路及所述读取电压管理电路单元。所述处理器用以选择所述多个字线的其中之一作为一目标字线，并且监控所选择的所述目标字线的多个物理页面，以获得分别对应所述目标字线的所述多个物理页面的多个监控结果。反应于所述处理器根据所述多个监控结果判定需对所述目标字线的所述多个物理页面中的一目标物理页面执行读取电压最佳化操作，所述读取电压管理电路单元用以更新对应所述目标物理页面的一目标最佳化计数值，其中所述读取电压管理电路单元还用以根据所述目标最佳化计数值，执行对应所述目标字线的一第一型读取电压最佳化操作、一第二型读取电压最佳化操作或一第三型读取电压最佳化操作，以获得对应所述目标字线的最佳化读取电压组，其中所述目标字线经由使用所述最佳化读取电压组来被读取。本发明的一实施例提供一种存储装置。所述存储装置包括可复写式非易失性存储器模块、存储器接口控制电路与处理器。所述可复写式非易失性存储器模块具有多个字线，其中每一该些字线耦接至多个存储单元，其中所述多个存储单元中的每一个存储单元包括多个物理页面，并且所述多个物理页面中的每一个物理页面用以被程序化为一比特值。所述存储器接口控制电路用以耦接至该可复写式非易失性存储器模块。所述处理器耦接至该存储器接口控制电路。所述处理器载入且执行一读取电压管理程序码模块，以实现一数据读取方法。所述数据读取方法包括下列步骤：选择所述多个字线的其中之一作为一目标字线，并且监控所选择的所述目标字线的多个物理页面，以获得分别对应所述目标字线的所述多个物理页面的多个监控结果；反应于根据所述多个监控结果判定需对所述目标字线的所述多个物理页面中的一目标物理页面执行读取电压最佳化操作，更新对应所述目标物理页面的目标最佳化计数值；以及根据所述目标最佳化计数值，执行对应所述目标字线的一第一型读取电压最佳化操作、一第二型读取电压最佳化操作或一第三型读取电压最佳化操作，以获得对应所述目标字线的最佳化读取电压组，其中所述目标字线经由使用所述最佳化读取电压组来被读取。基于上述，本发明实施例所提供的数据读取方法、存储控制器与存储装置，可反应于判定需对目标字线的多个物理页面中的一目标物理页面执行读取电压最佳化操作来更新对应所述目标物理页面的目标最佳化计数值，并且根据所述目标最佳化计数值，判断是否要对其他物理页面或对整个所述目标字线执行读取电压最佳化操作；以及在所述读取电压最佳化操作完成后，使用所获得的对应所述目标字线的最佳化读取电压组来读取所述目标字线。如此一来，可增进了从所述目标字线所读取数据的正确性，并且增进了存储装置的数据读取操作的整体效率。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1是根据本发明的一实施例所示出的主机系统及存储装置的方块示意图；图2a是根据本发明的一实施例所示出的数据读取方法的流程图；图2b是根据本发明的一实施例所示出的图2a的步骤s25的流程图；图3a是根据本发明的一实施例所示出的图2a的步骤s27的流程图；图3b是根据本发明的另一实施例所示出的图2a的步骤s27的流程图；图4a为根据本发明的一实施例所示出的对应第一读取电压态样的字线的多个存储单元的临界电压分布及对应的物理页面的存储状态的示意图；图4b为根据本发明的一实施例所示出的对应第一读取电压态样的字线的多个物理页面各自的读取电压最佳化周期的示意图；图5a为根据本发明的一实施例所示出的对应第二读取电压态样的字线的多个存储单元的临界电压分布及对应的物理页面的存储状态的示意图；图5b为根据本发明的一实施例所示出的对应第二读取电压态样的字线的多个物理页面各自的读取电压最佳化周期的示意图。附图标记说明10：主机系统20：存储装置110、211：处理器120：主机存储器130：数据传输接口电路210：存储控制器212：数据传输管理电路213：存储器接口控制电路214：错误检查与校正电路215：读取电压管理电路单元2151：最佳化计数电路2152：读取电压最佳化电路216：缓冲存储器217：电源管理电路220：可复写式非易失性存储器模块230：连接接口电路s21、s23、s25、s27：数据读取方法的流程步骤s251、s253、s255、s257、s259：步骤s25的流程步骤s310、s311、s312、s313、s314、s315、s316、s317：步骤s27的流程步骤s320、s321、s322、s323、s324、s325、s326、s327：步骤s27的流程步骤v(i)1～v(i)7：读取电压l：下物理页面的比特值m：中物理页面的比特值u：上物理页面的比特值g1～g8：葛雷码sl1、sl2、sl3：下物理页面的存储状态sm1、sm2、sm3：中物理页面的存储状态su1、su2、su3、su4、su5：上物理页面的存储状态tpl、tpm、tpu：读取电压最佳化周期t0～t6：时间点具体实施方式在本实施例中，存储装置包括可复写式非易失性存储器模块(rewritablenon-volatilememorymodule)与存储装置控制器(亦称，存储控制器或存储控制电路)。此外，存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储装置或从存储装置中读取数据。图1是根据本发明的一实施例所示出的主机系统及存储装置的方块示意图。请参照图1，主机系统(hostsystem)10包括处理器(processor)110、主机存储器(hostmemory)120及数据传输接口电路(datatransferinterfacecircuit)130。在本实施例中，数据传输接口电路130耦接(亦称，电性连接)至处理器110与主机存储器120。在另一实施例中，处理器110、主机存储器120与数据传输接口电路130之间利用系统总线(systembus)彼此耦接。存储装置20包括存储控制器(storagecontroller)210、可复写式非易失性存储器模块(rewritablenon-volatilememorymodule)220及连接接口电路(connectioninterfacecircuit)230。其中，存储控制器210包括处理器211、数据管理电路(datamanagementcircuit)212与存储器接口控制电路(memoryinterfacecontrolcircuit)213。在本实施例中，主机系统10是通过数据传输接口电路130与存储装置20的连接接口电路230耦接至存储装置20来进行数据的存取操作。例如，主机系统10可经由数据传输接口电路130将数据存储至存储装置20或从存储装置20中读取数据。在本实施例中，处理器110、主机存储器120及数据传输接口电路130可设置在主机系统10的主机板上。数据传输接口电路130的数目可以是一或多个。通过数据传输接口电路130，主机板可以经由有线或无线方式耦接至存储装置20。存储装置20可例如是u盘、存储卡、固态硬盘(solidstatedrive，ssd)或无线存储器存储装置。无线存储器存储装置可例如是近距离无线通讯(nearfieldcommunication，nfc)存储器存储装置、无线传真(wifi)存储器存储装置、蓝牙(bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，ibeacon)等以各式无线通讯技术为基础的存储器存储装置。此外，主机板也可以通过系统总线耦接至全球定位系统(globalpositioningsystem，gps)模块、网络接口卡、无线传输装置、键盘、屏幕、喇叭等各式i/o装置。在本实施例中，数据传输接口电路130与连接接口电路230是兼容于高速周边零件连接接口(peripheralcomponentinterconnectexpress,pciexpress)标准的接口电路。并且，数据传输接口电路130与连接接口电路230之间是利用快速非易失性存储器接口标准(non-volatilememoryexpress，nvme)通讯协定来进行数据的传输。然而，必须了解的是，本发明不限于此，数据传输接口电路130与连接接口电路230亦可以是符合并行高级技术附件(paralleladvancedtechnologyattachment，pata)标准、电气和电子工程师协会(instituteofelectricalandelectronicengineers，ieee)1394标准、串行高级技术附件(serialadvancedtechnologyattachment，sata)标准、通用串行总线(universalserialbus，usb)标准、sd接口标准、超高速一代(ultrahighspeed-i，uhs-i)接口标准、超高速二代(ultrahighspeed-ii，uhs-ii)接口标准、存储棒(memorystick,ms)接口标准、多芯片封装(multi-chippackage)接口标准、多媒体存储卡(multimediacard，mmc)接口标准、emmc接口标准、通用快闪存储器(universalflashstorage，ufs)接口标准、emcp接口标准、cf接口标准、整合式驱动电子接口(integrateddeviceelectronics，ide)标准或其他适合的标准。此外，在另一实施例中，连接接口电路230可与存储控制器210封装在一个芯片中，或者连接接口电路230是布设于一包含存储控制器210的芯片外。在本实施例中，主机存储器120用以暂存处理器110所执行的指令或数据。例如，在本范例实施例中，主机存储器120可以是动态随机存取存储器(dynamicrandomaccessmemory，dram)、静态随机存取存储器(staticrandomaccessmemory，sram)等。然而，必须了解的是，本发明不限于此，主机存储器120也可以是其他适合的存储器。存储控制器210用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令并且根据主机系统10的指令在可复写式非易失性存储器模块220中进行数据的写入、读取与抹除等运作。更详细来说，存储控制器210中的处理器211为具备运算能力的硬件，其用以控制存储控制器210的整体运作。具体来说，处理器211具有多个控制指令，并且在存储装置20运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。值得一提的是，在本实施例中，处理器110与处理器211例如是中央处理单元(centralprocessingunit，cpu)、微处理器(micro-processor)、或是其他可程序化的处理单元(microprocessor)、数字信号处理器(digitalsignalprocessor，dsp)、可程序化控制器、特殊应用集成电路(applicationspecificintegratedcircuits，asic)、可程序化逻辑装置(programmablelogicdevice，pld)或其他类似电路元件，本发明并不限于此。在一实施例中，存储控制器210还具有只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有开机码(bootcode)，并且当存储控制器210被致能时，处理器211会先执行此开机码来将存储于可复写式非易失性存储器模块220中的控制指令载入至存储控制器210的随机存取存储器中。之后，处理器211会运转此些控制指令以进行数据的写入、读取与抹除等运作。在另一实施例中，处理器211的控制指令亦可以程序码型式存储于可复写式非易失性存储器模块220的特定区域，例如，可复写式非易失性存储器模块220中专用于存放系统数据的物理存储单元中。在本实施例中，如上所述，存储控制器210还包括数据管理电路212与存储器接口控制电路213。应注意的是，存储控制器210各部件所执行的操作亦可视为存储控制器210所执行的操作。其中，数据管理电路212耦接至处理器211、存储器接口控制电路213与连接接口电路230。数据管理电路212用以接受处理器211的指示来进行数据的传输。例如，经由连接接口电路230从主机系统10(如，主机存储器120)读取数据，并且将所读取的数据经由存储器接口控制电路213写入至可复写式非易失性存储器模块220中(如，根据来自主机系统10的写入指令来进行写入操作)。又例如，经由存储器接口控制电路213从可复写式非易失性存储器模块220的一或多个物理单元中读取数据(数据可读取自一或多个物理单元中的一或多个存储单元)，并且将所读取的数据经由连接接口电路230写入至主机系统10(如，主机存储器120)中(如，根据来自主机系统10的读取指令来进行读取操作)。在另一实施例中，数据管理电路212亦可整合至处理器211中。存储器接口控制电路213用以接受处理器211的指示，配合数据管理电路212来进行对于可复写式非易失性存储器模块220的写入(亦称，程序化，programming)操作、读取操作或抹除操作。举例来说，处理器211可执行写入指令序列，以指示存储器接口控制电路213将数据写入至可复写式非易失性存储器模块220中；处理器211可执行读取指令序列，以指示存储器接口控制电路213从可复写式非易失性存储器模块220的对应读取指令的一或多个物理单元(亦称，目标物理单元)中读取数据；处理器211可执行抹除指令序列，以指示存储器接口控制电路213对可复写式非易失性存储器模块220进行抹除操作。写入指令序列、读取指令序列及抹除指令序列可各别包括一或多个程序码或指令码并且用以指示对可复写式非易失性存储器模块220执行相对应的写入、读取及抹除等操作。在一实施例中，处理器211还可以下达其他类型的指令序列给存储器接口控制电路213，以对可复写式非易失性存储器模块220执行相对应的操作。此外，欲写入至可复写式非易失性存储器模块220的数据会经由存储器接口控制电路213转换为可复写式非易失性存储器模块220所能接受的格式。具体来说，若处理器211要存取可复写式非易失性存储器模块220，处理器211会传送对应的指令序列给存储器接口控制电路213以指示存储器接口控制电路213执行对应的操作。例如，这些指令序列可包括指示写入数据的写入指令序列、指示读取数据的读取指令序列、指示抹除数据的抹除指令序列、以及用以指示各种存储器操作(例如，改变预设读取电压组的多个预设读取电压值以进行读取操作，或执行垃圾回收程序等等)的相对应的指令序列。这些指令序列可包括一或多个信号，或是在总线上的数据。这些信号或数据可包括指令码或程序码。例如，在读取指令序列中，会包括读取的识别码、存储器地址等信息。可复写式非易失性存储器模块220是耦接至存储控制器210(存储器接口控制电路213)并且用以存储主机系统10所写入的数据。可复写式非易失性存储器模块220可以是单阶存储单元(singlelevelcell，slc)nand型快闪存储器模块(即，一个存储单元中可存储1个比特的快闪存储器模块)、多阶存储单元(multilevelcell，mlc)nand型快闪存储器模块(即，一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(triplelevelcell，tlc)nand型快闪存储器模块(即，一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(quadruplelevelcell，qlc)nand型快闪存储器模块(即，一个存储单元中可存储4个比特的快闪存储器模块)、三维nand型快闪存储器模块(3dnandflashmemorymodule)或垂直nand型快闪存储器模块(verticalnandflashmemorymodule)等其他快闪存储器模块或其他具有相同特性的存储器模块。可复写式非易失性存储器模块220中的存储单元是以阵列的方式设置。在本实施例中，可复写式非易失性存储器模块220具有多个字线，其中所述多个字线的每一个字线耦接至多个存储单元(亦称，记忆胞，memorycell)。同一条字符在线的多个存储单元会组成一或多个物理程序化单元。此外，多个物理程序化单元可组成一个物理单元(物理区块或物理抹除单元)。在本实施例中，以三阶存储单元(triplelevelcell，tlc)nand型快闪存储器模块做例子来说明，即，在下述的实施例中，会将一个可存储3个比特值的存储单元作为一个物理程序化单元(即，在每次程序化操作中，会对一个物理程序化单元接着一个物理程序化单元来施加程序化电压以程序化数据)，其中每一个存储单元包括各自可存储一个比特值的下物理页面(lowerphysicalpage)、中物理页面(middlephysicalpage)与上物理页面(upperphysicalpage)。在本实施例中，是以存储单元作为写入(程序化)数据的最小单位。物理单元为抹除的最小单位，即，每一物理单元含有最小数目之一并被抹除的存储单元。存储控制器210会配置多个逻辑单元给可复写式非易失性存储器模块220。主机系统10是通过所配置的逻辑单元来存取存储在多个物理单元中的使用者数据。在此，每一个逻辑单元可以是由一或多个逻辑地址组成。例如，逻辑单元可以是逻辑区块(logicalblock)、逻辑页面(logicalpage)或是逻辑扇区(logicalsector)。一个逻辑单元可以是映射至一或多个物理单元，其中物理单元可以是一或多个物理地址、一或多个物理扇、一或多个物理程序化单元或者一或多个物理抹除单元。在本实施例中，逻辑单元为逻辑区块，并且逻辑子单元为逻辑页面。每一逻辑单元具有多个逻辑子单元。此外，存储控制器210会建立逻辑转物理地址映射表(logicaltophysicaladdressmappingtable)与物理转逻辑地址映射表(physicaltologicaladdressmappingtable)，以记录配置给可复写式非易失性存储器模块220的逻辑单元(如，逻辑区块、逻辑页面或逻辑扇区)与物理单元(如，物理抹除单元、物理程序化单元、物理扇区)之间的地址映射关系。换言之，存储控制器210可通过逻辑转物理地址映射表来查找一逻辑单元所映射的物理单元，并且存储控制器210可通过物理转逻辑地址映射表来查找一物理单元所映射的逻辑单元。然而，上述有关逻辑单元与物理单元映射的技术概念为本领域技术人员的惯用技术手段且非本发明所欲阐述的技术方案，不再赘述于此。在本实施例中，错误检查与校正电路214是耦接至处理器211并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当处理器211从主机系统10中接收到写入指令时，错误检查与校正电路214会为对应此写入指令的数据产生对应的错误更正码(errorcorrectingcode，ecc)和/或错误检查码(errordetectingcode，edc)，并且处理器211会将对应此写入指令的数据与对应的错误更正码和/或错误检查码写入至可复写式非易失性存储器模块220中。之后，当处理器211从可复写式非易失性存储器模块220中读取数据时会同时读取此数据对应的错误更正码和/或错误检查码，并且错误检查与校正电路214会依据此错误更正码和/或错误检查码对所读取的数据执行错误检查与校正程序。例如，在对一字线的多个物理页面进行数据读取操作，并且执行对应的错误检查与校正程序时，错误检查与校正电路214可获得对应所述多个物理页面的多个校验子。错误检查与校正电路214可回传分别对应所述多个物理页面的所述多个校验子给处理器211。此外，在错误检查与校正程序完成后，若成功译码所读取的数据，错误检查与校正电路214可获得分别对应所述多个物理页面的多个错误比特数。错误检查与校正电路214可回传分别对应所述多个物理页面的所述多个错误比特数给处理器211。在一实施例中，存储控制器210还包括缓冲存储器216与电源管理电路217。缓冲存储器是耦接至处理器211并且用以暂存来自于主机系统10的数据与指令、来自于可复写式非易失性存储器模块220的数据或其他用以管理存储装置20的系统数据，以让处理器211可快速地从缓冲存储器216中存取所述数据、指令或系统数据。电源管理电路217是耦接至处理器211并且用以控制存储装置20的电源。在本实施例中，读取电压管理电路单元215包括最佳化计数电路2151与读取电压最佳化电路2152。所述读取电压管理电路单元215用以管理对应多个字线的多个读取电压组。值得一提的是，为了便于说明，以下的实施例是以三阶存储单元型快闪存储器模块为例，但本发明的实施例所提供的数据读取方法亦可应用至其他类型的快闪存储器模块。在本实施例中，读取电压管理电路单元215可依据所述下物理页面、中物理页面与上物理页面的排列顺序分别对三阶存储单元型快闪存储器模块中的特定字线的一或多个特定物理页面进行页面等级(page-level)读取电压最佳化操作，以获得分别对应所述一或多个特定物理页面(如，下物理页面、中物理页面与上物理页面的其中之一)的多个最佳化读取电压。此外，读取电压管理电路单元215亦可直接对所述特定字线进行字线等级(wordline-level)读取电压最佳化操作，以直接对三阶存储单元型快闪存储器模块中的特定字线的所有物理页面一齐执行读取电压最佳化操作，进而获得对应所述特定字线的最佳化读取电压组(包含分别对应至所述多个物理页面的多个最佳化读取电压)。在本实施例中，若所执行的读取电压最佳化操作已经完成且获得对应所述目标字线的最佳化读取电压组，读取电压管理电路单元215可记录对应所述目标字线的所述最佳化读取电压组。以下会配合多个附图来详细说明本发明的实施例所提供的数据读取方法、存储控制器与存储装置，并且更说明读取电压管理电路单元215如何执行对应所述目标字线的一第一型读取电压最佳化操作、一第二型读取电压最佳化操作或一第三型读取电压最佳化操作的细节，以及最佳化计数电路2151与读取电压最佳化电路2152的运作流程与功能。图2a是根据本发明的一实施例所示出的数据读取方法的流程图。请同时参照图1与图2a，在步骤s21中，处理器211选择多个字线的其中之一作为一目标字线，并且监控所选择的所述目标字线的多个物理页面，以获得分别对应所述多个物理页面的多个监控结果。具体来说，处理器211可在特定的时间点来选择可复写式非易失性存储器模块220的属于多个物理单元的多个字线的其中之一个字线(亦称，目标字线)及所述目标字线的特定物理页面(亦称，目标物理页面)，并且指示读取电压管理电路单元215来对此目标字线的目标物理页面进行读取电压最佳化操作。举例来说，处理器211可在(1)存储装置20闲暇(即，存储装置20闲置超过一预定时间门槛值)时；(2)存储装置开电时；或(3)从一字线所读取的数据的错误比特数超过一错误比特数门槛值时，来从所有字线中选择一目标字线进行读取电压最佳化操作。其中，处理器211可挑选物理状态较差的字线(例如，抹除次数较多、读取次数较多、久存时间较长或错误比特数较多的字线)来作为目标字线。应注意的是，被选择的目标字线的多个存储单元及多个物理页面皆已存储数据(已被程序化数据)。在一实施例中，处理器211亦可随机选择目标字线，并且根据所选择的所述目标字线的多个物理页面的多个监控结果来选择所述目标字线的所述多个物理页面的一个物理页面以作为所述目标物理页面。在目标字线被选择后，处理器211可监控所选择的所述目标字线的多个物理页面，以获得分别对应所述多个物理页面的多个监控结果。所述监控结果包括：(1)根据错误检查与校正电路214所回传的分别对应所述目标字线的多个物理页面的多个错误比特数；以及(2)分别对应所述目标字线的多个物理页面的校验子。接着，在步骤s23中，处理器211根据所述多个监控结果，判断是否需对所述多个物理页面中的一目标物理页面执行读取电压最佳化操作。根据不同的监控结果，处理器211于步骤s23中会使用不同的判断方式。具体来说，若所述多个监控结果为分别对应所述多个物理页面的多个错误比特数，处理器211判断所述多个错误比特数是否大于错误比特数门槛值。反应于判定所述多个错误比特数中的一目标错误比特数大于所述错误比特数门槛值，识别所述目标错误比特数所对应的物理页面为所述目标物理页面，并且判定需对所述目标字线的所述多个物理页面中的所述目标物理页面执行所述读取电压最佳化操作。另一方面，若对应所述目标字线的所述多个物理页面的所述多个监控结果为分别对应所述多个物理页面的多个校验子，处理器211判断所述多个校验子各自具有的第一比特值(如，“1”)的总数目是否大于校验子门槛值。反应于判定所述多个校验子中的一目标校验子具有的所述第一比特值的总数目大于所述校验子门槛值，识别所述目标校验子所对应的物理页面为所述目标物理页面，并且判定需对所述目标字线的所述多个物理页面中的所述目标物理页面执行所述读取电压最佳化操作。在另一实施例，若对应所述目标字线的所述多个物理页面的所述多个监控结果为分别对应所述多个物理页面的多个校验子，处理器211判断所述多个校验子各自具有的第二比特值(如，“0”)的总数目是否小于另一校验子门槛值。反应于判定所述多个校验子中的一目标校验子具有的所述第二比特值的总数目小于所述另一校验子门槛值，识别所述目标校验子所对应的物理页面为所述目标物理页面，并且判定需对所述目标字线的所述多个物理页面中的所述目标物理页面执行所述读取电压最佳化操作。反应于判定不需对所述目标字线的所述多个物理页面中的任何一个物理页面执行读取电压最佳化操作(步骤s23→否)，流程接续至步骤s21。即，处理器211可继续选择多个字线的其中之一作为一目标字线，并且监控所选择的所述目标字线的多个物理页面，以获得分别对应所述多个物理页面的多个监控结果。相对地，反应于判定需对所述目标字线的所述多个物理页面中的一个目标物理页面执行读取电压最佳化操作(步骤s23→是)，流程接续至步骤s25。此时，处理器211会指示读取电压管理电路单元215所述目标物理页面将执行读取电压最佳化操作，并且读取电压管理电路单元215会执行步骤s25。换句话说，在执行步骤s23后，处理器211可判定是否需要对目标字线中的一个目标物理页面执行读取电压最佳化操作，或判定不需要目标字线中的任何一个物理页面执行读取电压最佳化操作。在步骤s25中，读取电压管理电路单元215(或最佳化计数电路2151)用以更新对应所述目标物理页面的目标最佳化计数值。以下利用图2b来说明步骤s25的细节。图2b是根据本发明的一实施例所示出的图2a的步骤s25的流程图。请参照图2b，在步骤s251中，最佳化计数电路2151识别分别对应所述多个物理页面的多个转换读取电压总数。具体来说，在本实施例中，如上所述，目标字线的存储有数据。即，所述目标字线每个字线的多个存储单元用以被程序化以存储对应不同的多个葛雷码(graycode)的其中之一的比特值，并且所述葛雷码的总数为n。n为大于2的正整数，并且n的数值会依据所述可复写式非易失性存储器模块220的类型而被预先设定。例如，若可复写式非易失性存储器模块220为tlc，则n＝8；若可复写式非易失性存储器模块220为mlc，则n＝4；若可复写式非易失性存储器模块220为slc，则n＝2；若可复写式非易失性存储器模块220为qlc，则n＝16。为了统一说明，本实施例是以三阶存储单元型快闪存储器模块为例，并且目标字线的多个存储单元可存储有分别对应8个葛雷码(n＝8)的比特值。以下先配合图4a来说明所述多个葛雷码、对应的多个物理页面的多个存储状态与对应的多个转换读取电压的细节。图4a为根据本发明的一实施例所示出的对应第一读取电压态样的字线的多个存储单元的临界电压分布及对应的物理页面的存储状态的示意图。由于本实施例是以为三阶存储单元nand型快闪存储器模块的可复写式非易失性存储器模块220做例子来说明，其中n等于8(即，23)。三阶存储单元nand型快闪存储器模块的每一存储单元具有三个物理页面来分别存储比特数据，所述每一存储单元包括各自可存储一个比特值的下物理页面(lowerphysicalpage，l)、中物理页面(middlephysicalpage，m)与上物理页面(upperphysicalpage，u)。假设处理器211经由读取电压组v(i)的多个读取电压v(i)1～v(i)7读取三阶存储单元nand型快闪存储器模块的目标字线的多个存储单元(多个目标存储单元)，并且藉此识别出所述多个存储单元所存储的不同比特值(分别对应不同葛雷码的比特值)。所述多个读取电压v(i)1～v(i)7依据各自的电压值排序而构成对应的读取电压组v(i)。假设可复写式非易失性存储器模块220为第一读取电压态样(1/2/4)。每一存储单元中的存储状态可依据读取电压组v(i)(例如，对应i等于1的预设读取电压组)中的读取电压v(i)1～v(i)7而区分为8种葛雷码，如“l:1m:1u:1”、“l:1m:1u:0”、“l:1m:0u:0”、“l:1m:0u:1”、“l:0m:0u:1”、“l:0m:0u:0”、“l:0m:1u:0”与“l:0m:1u:1”的8种葛雷码(“l:”表示下物理页面的比特值；“m:”表示中物理页面的比特值；“u:”表示上物理页面的比特值)。所述8种葛雷码亦可表示为“111”、“110”、“100”、“101”、“001”、“000”、“010”与“011”，8种比特值组合，其中每个比特值组合中的比特值的先后排序是依据下、中、上物理页面的顺序。也就是说，经由分别施加读取电压组v(i)的不同电压值的读取电压v(i)1～v(i)7至目标字线的一个存储单元上，处理器211可根据判断所述存储单元的通道是否导通而分别判定出所述存储单元所存储的比特值(亦称，比特数据或读取比特值)对应不同的多个葛雷码(“111”、“110”、“100”、“101”、“001”、“000”、“010”与“011”)的其中之一(即，经由使用读取电压组v(i)来从目标字线的一个存储单元读取出读取比特值)。应注意的是，于可复写式非易失性存储器模块220的存储单元可具有的多个葛雷码的数目(在此例子中，为8)，每个读取电压组的所述多个读取电压的数目为所述多个葛雷码的数目减一(在此例子，为7，即，n-1＝8-1＝7)。更详细来说，一个存储单元所存储的葛雷码可经由所述存储单元的下物理页面的存储状态(sl)、中物理页面的存储状态(sm)与上物理页面的存储状态(su)来依序组合而成(如，图4a的多个箭头所示)。在本实施例中，读取电压v(i)4用以区分下物理页面的存储状态sl1(“1”)与sl2(“0”)；读取电压v(i)2与v(i)6用以区分中物理页面的存储状态sm1(“1”)、sm2(“0”)与sm3(“1”)；读取电压v(i)1、v(i)3、v(i)5、v(i)7用以区分上物理页面的存储状态su1(“1”)、su2(“0”)、su3(“1”)、su4(“0”)与su5(“1”)。上述例子亦可视为，下物理页面具有“1”个转换读取电压(transitionreadvoltage)，即，读取电压v(i)4；中物理页面具有“2”个转换读取电压，即，读取电压v(i)2与v(i)6；上物理页面具有“4”个转换读取电压，即，读取电压v(i)1、v(i)3、v(i)5、v(i)7。也就是说，下物理页面的转换读取电压总数为“1”；中物理页面的转换读取电压总数为“2”；以及上物理页面的转换读取电压总数为“4”。具有上述多个物理页面与对应的转换读取电压总数的特性的可复写式非易失性存储器模块220亦可被视为具有第一读取电压态样(1/2/4)的可复写式非易失性存储器模块220(三阶存储单元nand型快闪存储器模块)。所述“1/2/4”分别对应至“下物理页面/中物理页面/上物理页面”所具有的转换读取电压总数。处理器211(或读取电压管理电路单元215)可使用预设读取电压组中对应下物理页面、中物理页面与上物理页面的转换读取电压来依序读取字线，以获得所述字线的多个存储单元的下物理页面、中物理页面与上物理页面的存储状态，进而获得所述多个存储单元的葛雷码。举例来说，假设处理器211(或读取电压管理电路单元215)使用读取电压v(i)来读取字线以获得所述字线的多个存储单元的多个葛雷码。处理器211(或读取电压管理电路单元215)先经由使用读取电压v(i)4来识别出所有存储单元的下物理页面的存储状态是存储状态sl1或存储状态sl2；接着，处理器211(或读取电压管理电路单元215)再经由使用读取电压v(i)2、v(i)6来识别出此些存储单元的中物理页面的存储状态是存储状态sm1、存储状态sm3或存储状态sm3；接着，处理器211(或读取电压管理电路单元215)再经由使用读取电压v(i)1、v(i)3、v(i)5、v(i)7来识别出此些存储单元的上物理页面的存储状态是存储状态su1、存储状态su2、存储状态su3、存储状态su4或存储状态sm5。如此一来，处理器211(或读取电压管理电路单元215)可识别出所有存储单元的下物理页面、中物理页面及上物理页面的存储状态，进而识别出所有存储单元所存储的葛雷码。然而，本发明并不限定于此。本发明实施例所提供的数据读取方法、存储控制器与存储装置亦可适用于其他读取电压态样的可复写式非易失性存储器模块。例如，在一实施例中，可复写式非易失性存储器模块220为第二读取电压态样(2/3/2)。图5a为根据本发明的一实施例所示出的对应第二读取电压态样的字线的多个存储单元的临界电压分布及对应的物理页面的存储状态的示意图。请参照图5a，假设可复写式非易失性存储器模块220为第二读取电压态样(2/3/2)。每一存储单元中的存储状态可依据读取电压组v(i)(例如，对应i等于1的预设读取电压组)中的读取电压v(i)1～v(i)7而区分为8种葛雷码，如“l:1m:1u:1”、“l:0m:1u:1”、“l:0m:0u:1”、“l:0m:0u:0”、“l:0m:1u:0”、“l:1m:1u:0”、“l:1m:0u:0”与“l:1m:0u:1”的8种葛雷码(“l:”表示下物理页面的比特值；“m:”表示中物理页面的比特值；“u:”表示上物理页面的比特值)。所述8种葛雷码亦可表示为“111”、“011”、“001”、“000”、“010”、“110”、“100”与“101”，8种比特值组合，其中每个比特值组合中的比特值的先后排序是依据下、中、上物理页面的顺序。也就是说，经由分别施加读取电压组v(i)的不同电压值的读取电压v(i)1～v(i)7至目标字线的一个存储单元上，处理器211可根据判断所述存储单元的通道是否导通而分别判定出所述存储单元所存储的比特值(亦称，比特数据或读取比特值)对应不同的多个葛雷码(“111”、“011”、“001”、“000”、“010”、“110”、“100”与“101”)的其中之一(即，经由使用读取电压组v(i)来从目标字线的一个存储单元读取出读取比特值)。应注意的是，于可复写式非易失性存储器模块220的存储单元可具有的多个葛雷码的数目(在此例子中，为8)，每个读取电压组的所述多个读取电压的数目为所述多个葛雷码的数目减一(在此例子，为7，即，n-1＝8-1＝7)。针对为第二读取电压态样(2/3/2)的可复写式非易失性存储器模块220(三阶存储单元nand型快闪存储器模块)，读取电压v(i)1与v(i)5用以区分下物理页面的存储状态sl1(“1”)、sl2(“0”)与sl3(“1”)；读取电压v(i)2、v(i)4与v(i)6用以区分中物理页面的存储状态sm1(“1”)、sm2(“0”)、sm3(“1”)与sm4(“0”)；读取电压v(i)3与v(i)7用以区分上物理页面的存储状态su1(“1”)、su2(“0”)与su3(“1”)。根据上述例子，可视为，为第二读取电压态样(2/3/2)的可复写式非易失性存储器模块220(三阶存储单元nand型快闪存储器模块)的存储单元的下物理页面具有“2”个转换读取电压，即，读取电压v(i)1与v(i)5；中物理页面具有“3”个转换读取电压，即，读取电压v(i)2、v(i)4与v(i)6；上物理页面具有“2”个转换读取电压，即，读取电压v(i)3与v(i)7。也就是说，下物理页面的转换读取电压总数为“2”；中物理页面的转换读取电压总数为“3”；以及上物理页面的转换读取电压总数为“2”。具有上述多个物理页面与对应的转换读取电压总数的特性的可复写式非易失性存储器模块220亦可被视为具有第二读取电压态样(2/3/2)的可复写式非易失性存储器模块220(三阶存储单元nand型快闪存储器模块)。所述“2/3/2”分别对应至“下物理页面/中物理页面/上物理页面”所具有的转换读取电压总数。请再回到图2b，在识别出分别对应所述多个物理页面的所述多个转换读取电压总数后，接着，在步骤s253中，最佳化计数电路2151计算所述多个转换读取电压总数的最小公倍数。图4b为根据本发明的一实施例所示出的对应第一读取电压态样的字线的多个物理页面各自的读取电压最佳化周期的示意图。请参照图4b，在此例子中，假设可复写式非易失性存储器模块220对应第一读取电压态样(1/2/4)。最佳化计数电路2151已识别下物理页面的转换读取电压总数为“1”；中物理页面的转换读取电压总数为“2”；以及上物理页面的转换读取电压总数为“4”。首先，需说明的是，由于每个物理页面的存储状态是依据转换读取电压总数来区分/识别的，因此，若一个物理页面具有越多的转换读取电压(即，转换读取电压总数越大)，则此物理页面需要被区分的存储状态会越多。例如，在此实施例中(见，图4a)，上物理页面所具有的转换读取电压总数为“4”，上物理页面也具有最多的存储状态(具有被4个转换读取电压所区分的5个存储状态)。第二，当一个物理页面的读取状态越差(如，对应的数据读取操作失败或所读取的数据译码失败)时，则表示对应此物理页面的一或多个转换读取电压已经不能够精确地识别/区分此物理页面的存储状态。此现象亦可视为所述一或多个转换读取电压已经失效。基此，假设每个转换读取电压发生失效的机率是均等的(或每个转换读取电压需要被执行最佳化操作的频率是相同的)，对于一个具有越多的转换读取电压(如，具有越多的被区分的存储状态)的物理页面，此物理页面的转换读取电压发生失效的机率会较高。换句话说，对于一个具有越多的转换读取电压(如，具有越多的被区分的存储状态)的物理页面，对应此物理页面的数据读取操作被判定为失败的机率会越高(或对从此物理页面所读取的数据所执行的译码操作被判定为失败的机率会越高)，并且此的物理页面的转换读取电压更需要较为频繁地进行最佳化操作(即，需执行于此物理页面的读取电压最佳化操作的频率会较高)。也就是说，对于不同的物理页面所执行的读取电压最佳化操作的执行周期(亦称，读取电压最佳化周期)可依据所对应的物理页面的转换电压总数来设定。具有越大的转换读取电压总数的物理页面会具有越小的读取电压最佳化周期。具体来说，如表t400所示，对应于已识别下物理页面的转换读取电压总数为“1”、中物理页面的转换读取电压总数为“2”、以及上物理页面的转换读取电压总数为“4”，最佳化计数电路2151可设定下物理页面的读取电压最佳化周期为“4”、中物理页面的读取电压最佳化周期为“2”、以及上物理页面的读取电压最佳化周期为“1”。在一实施例中，最佳化计数电路2151可先计算出所述多个转换读取电压总数的所述最小公倍数，如，“4”(步骤s253)。接着，在步骤s255中，最佳化计数电路2151可将所述最小公倍数分别除以所述多个转换读取电压总数所获得的商值作为分别对应所述多个物理页面的多个读取电压最佳化周期(亦称，最佳化权重值)。所述读取电压最佳化周期亦可作为最佳化权重值，以用于累计对应所述多个物理页面的多个最佳化次数值。在一实施例中，最佳化计数电路2151可根据所述多个转换读取电压总数各自的倒数来计算出对应所述物理页面的多个读取电压最佳化周期(或最佳化权重值)。在获得对应所述多个物理页面的多个读取电压最佳化周期后，读取电压管理电路单元215(或读取电压最佳化电路2152)可据此来判断每个物理页面所需要的读取电压最佳化操作的执行频率。如此一来，读取电压管理电路单元215(或读取电压最佳化电路2152)可在目标物理页面被判定要执行读取电压最佳化操作时，更进一步地根据所述多个读取电压最佳化周期来判断是否要对其他物理页面执行读取电压最佳化操作。举例来说，请参照图4b下方，假设多个时间点t0～t4中每两个相邻的时间点之间的时间间隔皆相等，皆为一个单位最佳化期间。此外，假设目前下物理页面的读取电压最佳化周期tpl为“4”个单位最佳化期间、中物理页面的读取电压最佳化周期tpm为“2”个单位最佳化期间、以及上物理页面的读取电压最佳化周期tpu为“1”个单位最佳化期间。例如，由于上物理页面的读取电压最佳化周期tpu为“1”个单位最佳化期间，时间从时间点t0至时间点t1时，读取电压最佳化电路2152判定需要对上物理页面执行一次页面等级读取电压最佳化操作(如对应时间点t1的深色圆点所示)。此时(时间点t1)，由于时间并未达到中物理页面的读取电压最佳化周期tpm与下物理页面的读取电压最佳化周期tpl，读取电压最佳化电路2152会判定不需对中物理页面与下物理页面执行页面等级读取电压最佳化操作，即，仅对上物理页面执行页面等级读取电压最佳化操作。接续上述的例子，假设再经过了一个单位最佳化期间，并且时间已到达时间点t2。上物理页面又经过了一个读取电压最佳化周期tpu，读取电压最佳化电路2152会判定需对上物理页面执行页面等级读取电压最佳化操作。此外，从时间点t0开始，中物理页面也经过了一个读取电压最佳化周期tpm(2个单位最佳化期间的时间长度)，并且读取电压最佳化电路2152会判定需对中物理页面执行页面等级读取电压最佳化操作(如对应时间点t2的深色圆点所示)。接续上述的例子，假设再经过了一个单位最佳化期间，时间已到达时间点t3。由于时间并未达到中物理页面的读取电压最佳化周期tpm与下物理页面的读取电压最佳化周期tpl，读取电压最佳化电路2152会判定不需对中物理页面与下物理页面执行页面等级读取电压最佳化操作，即，仅对上物理页面执行页面等级读取电压最佳化操作(如对应时间点t3的深色圆点所示)。接续上述的例子，假设再经过了一个单位最佳化期间，时间已到达时间点t4。上物理页面又经过了一个读取电压最佳化周期tpu，读取电压最佳化电路2152会判定需对上物理页面执行页面等级读取电压最佳化操作。此外，从时间点t0开始，下物理页面也经过了一个读取电压最佳化周期tpl(4个单位最佳化期间的时间长度)，并且读取电压最佳化电路2152会判定需对中物理页面执行页面等级读取电压最佳化操作；从中物理页面前次所执行的读取电压最佳化操作的时间点t2开始，中物理页面也又经过了一个读取电压最佳化周期tpm(2个单位最佳化期间的时间长度)，读取电压最佳化电路2152会判定需对中物理页面执行页面等级读取电压最佳化操作(如对应时间点t4的深色圆点所示)。也就是说，在时间点t4，读取电压最佳化电路2152可判定需对所有的物理页面执行页面等级读取电压最佳化操作，或判定需对所有的物理页面所属的字线执行字线等级读取电压最佳化操作。简单来说，依据图4b下方的例子，根据为“1/2/4”的下物理页面的读取电压最佳化周期tpl/中物理页面的读取电压最佳化周期tpm/上物理页面的读取电压最佳化周期tpu，读取电压最佳化电路2152可根据目前所欲执行的读取电压最佳化操作的物理页面来判断是否也需对其他物理页面执行读取电压最佳化操作。例如，对于图4b的例子，每当上物理页面执行了2次页面等级读取电压最佳化操作，读取电压最佳化电路2152可预测中物理页面也需执行1次页面等级读取电压最佳化操作；每当上物理页面执行了4次页面等级读取电压最佳化操作，读取电压最佳化电路2152可预测中物理页面也需执行1次页面等级读取电压最佳化操作，并且预测下物理页面也需执行1次页面等级读取电压最佳化操作；每当中物理页面执行了1次页面等级读取电压最佳化操作，读取电压最佳化电路2152可预测上物理页面也需执行1次页面等级读取电压最佳化操作；每当中物理页面执行了2次页面等级读取电压最佳化操作，读取电压最佳化电路2152可预测上物理页面也需执行1次页面等级读取电压最佳化操作，并且预测下物理页面也需执行1次页面等级读取电压最佳化操作；每当下物理页面执行了1次页面等级读取电压最佳化操作，读取电压最佳化电路2152可预测中物理页面也需执行1次页面等级读取电压最佳化操作，并且预测上物理页面也需执行1次页面等级读取电压最佳化操作。以上是针对对应第一读取电压态样(1/2/4)的可复写式非易失性存储器模块220为例子来进行说明。但，上述的概念亦可适用于对应第二读取电压态样(2/3/2)的可复写式非易失性存储器模块220或其他读取电压态样的可复写式非易失性存储器模块220。以下再以图5b来说明对应第二读取电压态样(2/3/2)的可复写式非易失性存储器模块220。图5b为根据本发明的一实施例所示出的对应第二读取电压态样的字线的多个物理页面各自的读取电压最佳化周期的示意图。请参照图5b，在此例子中，假设可复写式非易失性存储器模块220对应第二读取电压态样(2/3/2)。最佳化计数电路2151已识别下物理页面的转换读取电压总数为“2”；中物理页面的转换读取电压总数为“3”；以及上物理页面的转换读取电压总数为“2”。具体来说，如表t500所示，最佳化计数电路2151已识别下物理页面的转换读取电压总数为“2”、中物理页面的转换读取电压总数为“3”、以及上物理页面的转换读取电压总数为“2”。接着，最佳化计数电路2151可先计算出所述多个转换读取电压总数的所述最小公倍数，如，“6”(步骤s253)。接着，最佳化计数电路2151可将所述最小公倍数分别除以所述多个转换读取电压总数所获得的商值作为分别对应所述多个物理页面的多个读取电压最佳化周期(亦称，最佳化权重值)(步骤s255)。即，最佳化计数电路2151可计算出下物理页面的读取电压最佳化周期为“3”、中物理页面的读取电压最佳化周期为“2”、以及上物理页面的读取电压最佳化周期为“3”。请参照图5b下方，假设多个时间点t0～t6中每两个相邻的时间点之间的时间间隔皆相等，皆为一个单位最佳化期间。此外，假设目前下物理页面的读取电压最佳化周期tpl为“3”个单位最佳化期间、中物理页面的读取电压最佳化周期tpm为“2”个单位最佳化期间、以及上物理页面的读取电压最佳化周期tpu为“3”个单位最佳化期间。例如，由于中物理页面的读取电压最佳化周期tpm为“2”个单位最佳化期间，时间从时间点t0至时间点t2时，已经过了经过了2个单位最佳化期间，读取电压最佳化电路2152判定需要对中物理页面执行一次页面等级读取电压最佳化操作(如对应时间点t2的深色圆点所示)。此时(时间点t2)，由于时间并未达到上物理页面的读取电压最佳化周期tpu与下物理页面的读取电压最佳化周期tpl，读取电压最佳化电路2152会判定不需对上物理页面与下物理页面执行页面等级读取电压最佳化操作，即，仅对中物理页面执行页面等级读取电压最佳化操作。接续上述的例子，假设再经过了一个单位最佳化期间，并且时间已到达时间点t3。从时间点t0开始，下物理页面已经过了一个读取电压最佳化周期tpl(3个单位最佳化期间的时间长度)，读取电压最佳化电路2152会判定需对下物理页面执行页面等级读取电压最佳化操作。此外，从时间点t0开始，上物理页面也经过了一个读取电压最佳化周期tpu(3个单位最佳化期间的时间长度)，并且读取电压最佳化电路2152会判定需对上物理页面执行页面等级读取电压最佳化操作(如对应时间点t3的深色圆点所示)。也就是说，在时间点t3时，读取电压最佳化电路2152会判定下物理页面与上物理页面都需执行页面等级读取电压最佳化操作。接续上述的例子，假设再经过了一个单位最佳化期间，时间已到达时间点t4。由于时间并未达到上物理页面的读取电压最佳化周期tpu与下物理页面的读取电压最佳化周期tpl，读取电压最佳化电路2152会判定不需对上物理页面与下物理页面执行页面等级读取电压最佳化操作。此外，时间从时间点t2至时间点t4时，相较于前次所执行的读取电压最佳化操作，已经过了一个读取电压最佳化周期tpm(为“2”个单位最佳化期间)。基此，读取电压最佳化电路2152会判定仅对中物理页面执行页面等级读取电压最佳化操作(如对应时间点t3的深色圆点所示)。接续上述的例子，假设再经过了一个单位最佳化期间，时间已到达时间点t5。由于距离前次所执行的读取电压最佳化操作，时间并未达到上物理页面的读取电压最佳化周期tpu、中物理页面的读取电压最佳化周期tpm、下物理页面的读取电压最佳化周期tpl，读取电压最佳化电路2152会判定不需对上物理页面、中物理页面与下物理页面执行页面等级读取电压最佳化操作。接续上述的例子，假设再经过了一个单位最佳化期间，时间已到达时间点t6。距离前次所执行的读取电压最佳化操作(时间点t3)，上物理页面又经过了一个读取电压最佳化周期tpu(3个单位最佳化期间的时间长度)，读取电压最佳化电路2152会判定需对上物理页面执行页面等级读取电压最佳化操作。此外，距离前次所执行的读取电压最佳化操作(时间点t3)，下物理页面又经过了一个读取电压最佳化周期tpl(3个单位最佳化期间的时间长度)，并且读取电压最佳化电路2152会判定需对下物理页面执行页面等级读取电压最佳化操作。此外，距离前次所执行的读取电压最佳化操作(时间点t4)，中物理页面又经过了一个读取电压最佳化周期tpm(2个单位最佳化期间的时间长度)，并且读取电压最佳化电路2152会判定需对中物理页面执行页面等级读取电压最佳化操作。也就是说，在时间点t6，读取电压最佳化电路2152可判定需对所有的物理页面执行页面等级读取电压最佳化操作，或判定需对所有的物理页面所属的字线执行字线等级读取电压最佳化操作。简单来说，依据图5b下方的例子，根据为“2/3/2”的下物理页面的读取电压最佳化周期tpl/中物理页面的读取电压最佳化周期tpm/上物理页面的读取电压最佳化周期tpu，读取电压最佳化电路2152可根据目前所欲执行的读取电压最佳化操作的物理页面来判断是否也需对其他物理页面执行读取电压最佳化操作。例如，对于图5b的例子，每当上物理页面执行了1次页面等级读取电压最佳化操作，读取电压最佳化电路2152可预测下物理页面也需执行1次页面等级读取电压最佳化操作；每当上物理页面执行了2次页面等级读取电压最佳化操作，读取电压最佳化电路2152可预测中物理页面也需执行1次页面等级读取电压最佳化操作；每当中物理页面执行了3次页面等级读取电压最佳化操作，读取电压最佳化电路2152可预测上物理页面及下物理页面也皆需执行1次页面等级读取电压最佳化操作。应注意的是，在本实施例中，对目标字线的单一个物理页面所进行的页面等级读取电压最佳化操作亦可称为第一行读取电压最佳化操作；对目标字线的部份的多个物理页面(非所有物理页面)所分别进行的多个页面等级读取电压最佳化操作亦可称为第二型读取电压最佳化操作；对目标字线的所有物理页面所分别进行的多个页面等级读取电压最佳化操作亦可称为第三型读取电压最佳化操作。此外，在本实施例中，第三型读取电压最佳化操作亦可以直接对所述目标字线进行字线等级读取电压最佳化操作的方式来实施。为了方便判断是否执行第一型读取电压操作、第二型读取电压操作或第三行读取电压操作，本实施例提供了最佳化计数电路2151，其用以计算分别对应多个物理页面的多个最佳化权种植，以及记录对应多个物理页面的多个最佳化计数值。根据多个物理页面的多个读取电压最佳化周期来赋予多个物理页面对应的最佳化权重值。此外，在欲对一目标物理页面执行读取电压最佳化操作时，利用对应的最佳化权重值来累计目标物理页面的所述最佳化计数值，以根据累计后的最佳化计数值来判断是否需对其他物理页面(亦称，待机物理页面)执行读取电压最佳化操作。请回到图2b，在获得分别对应所述多个物理页面的多个最佳化权重值(即，对应的多个读取电压最佳化周期)后。接着，在步骤s257中，最佳化计数电路2151识别所述多个最佳化权重值中对应所述目标物理页面的最佳化权重值为目标最佳化权重值，并且识别所述多个最佳化权重值中分别对应多个待机物理页面的多个最佳化权重值为多个待机最佳化权重值，其中所述多个待机物理页面为所述多个物理页面中未被选择的多个其他物理页面。例如，以图4b为例。若下物理页面为目标物理页面，目标最佳化权重值为4，上物理页面与中物理页面皆为待机物理页面，并且对应的待机最佳化权重值为1与2。接着，在步骤s259中，最佳化计数电路2151将对应所述目标物理页面的最佳化计数值加上所述目标最佳化权重值，以获得所述目标最佳化计数值。如此一来，最佳化计数电路2151便完成了更新对应所述目标物理页面的所述目标最佳化计数值的步骤。例如，以图4b为例。假设下物理页面为目标物理页面，目标最佳化权重值为4，并且当前的对应下物理页面的最佳化计数值为0。最佳化计数电路2151会将对应所述目标物理页面的最佳化计数值(“0”)加上所述目标最佳化权重值(“4”)，以获得更新后的所述目标最佳化计数值(即，“4”)。在更新完对应所述目标物理页面的所述目标最佳化计数值后，流程接续至步骤s27。请参照图2a，在步骤s27中，读取电压最佳化电路2152根据所述目标最佳化计数值，执行对应所述目标字线的一第一型读取电压最佳化操作、一第二型读取电压最佳化操作或一第三型读取电压最佳化操作，以获得对应所述目标字线的最佳化读取电压组，其中所述目标字线可经由使用所述最佳化读取电压组来被读取。以下利用图3a与图3b来说明不同的实施例所提供的步骤s27的实施方法。图3a是根据本发明的一实施例所示出的图2a的步骤s27的流程图。请参照图3a，在步骤s310中，读取电压最佳化电路2152判断所述目标最佳化计数值是否等于所述多个待机最佳化权重值中的一或多个目标待机最佳化权重值的整数倍。反应于判定所述目标最佳化计数值不等于分别对应多个待机物理页面的所述多个最佳化权重值中的任何一个最佳化权重值的整数倍(步骤s310→否)，执行步骤s311；反应于判定所述目标最佳化计数值等于所述多个待机最佳化权重值中的所述一或多个目标待机最佳化权重值的整数倍(步骤s310→是)，执行步骤s312。举例来说，以图4b为例，假设目标物理页面为上物理页面，待机物理页面为中物理页面与下物理页面，并且对应的待机最佳化权重值分别为2与4。此外，假设更新后的上物理页面的最佳化计数值(目标最佳化计数值)为1(如，上物理页面例如是处于时间点t1)。此时，目标物理页面的目标最佳化计数值(即，1)并非中物理页面(待机物理页面的其中之一)的待机最佳化权重值(即，2)的整数倍，并且目标物理页面的目标最佳化计数值(即，1)也非下物理页面(待机物理页面的其中另一)的待机最佳化权重值(即，4)的整数倍，读取电压最佳化电路2152会执行步骤s311，对所述目标物理页面所具有的全部的转换读取电压执行所述第一型读取电压最佳化操作。第一型读取电压最佳化操作包括：仅对所述目标物理页面执行一页面等级读取电压最佳化操作，其中在对所述目标物理页面所执行的所述页面等级读取电压最佳化操作中，将对应所述目标字线的一预设读取电压组的多个预设读取电压中用以识别所述目标物理页面的存储状态的一或多个转换读取电压的电压值调整至最佳值，以获得对应所述目标字线的所述最佳读取电压组。举例来说，在此例子中，读取电压最佳化电路2152会仅对所述目标物理页面(上物理页面)执行所述第一型读取电压最佳化操作。即，读取电压最佳化电路2152会仅对所述目标物理页面(上物理页面)所具有的全部的转换读取电压(如，转换读取电压v(1)1、v(1)3、v(1)5、v(1)7)执行所述页面等级读取电压最佳化操作，以将转换读取电压v(1)1、v(1)3、v(1)5、v(1)7各自的电压值调整至最佳值，以获得最佳化后的转换读取电压(如，最佳化后转换读取电压v(x)1、v(x)3、v(x)5、v(x)7)，并且将所获得的最佳化后转换读取电压v(x)1、v(x)3、v(x)5、v(x)7替代所述目标字线的所述预设读取电压组v(1)中的对应上物理页面的预设的转换读取电压v(1)1、v(1)3、v(1)5、v(1)7，进而获得对应所述目标字线的最佳化读取电压组。相似地，在另一例子中，假设目标物理页面为上物理页面，待机物理页面为中物理页面与下物理页面，并且对应的待机最佳化权重值分别为2与4。此外，假设更新后的上物理页面的最佳化计数值(目标最佳化计数值)为3(如，上物理页面例如是处于时间点t3)。读取电压最佳化电路2152会仅对所述目标物理页面(上物理页面)执行所述第一型读取电压最佳化操作。请再回到图3a，反应于判定所述目标最佳化计数值等于所述多个待机最佳化权重值中的所述一或多个目标待机最佳化权重值的整数倍(步骤s310→是)，在步骤s312中，读取电压最佳化电路2152会识别所述一或多个目标待机最佳化权重值所对应的待机物理页面为一或多个目标待机物理页面。举例来说，假设目标物理页面为上物理页面，待机物理页面为中物理页面与下物理页面，并且对应的待机最佳化权重值分别为2与4。此外，假设更新后的上物理页面的最佳化计数值(目标最佳化计数值)为2(如，上物理页面例如是处于时间点t2)。此时，目标物理页面的目标最佳化计数值(2)为中物理页面(待机物理页面的其中之一)的待机最佳化权重值(即，2)的整数倍(即，1倍)，但目标物理页面的目标最佳化计数值并非下物理页面(待机物理页面的其中另一)的待机最佳化权重值(即，4)的整数倍。也就是说，在此例子中，由于中物理页面的待机最佳化权重值的整数倍为目标最佳化计数值，中物理页面的待机最佳化权重值被视为目标待机最佳化权重值，并且读取电压最佳化电路2152会识别中物理页面(即，所述目标待机最佳化权重值所对应的待机物理页面)为目标待机物理页面。接着，在步骤s313中，读取电压最佳化电路2152判断所述多个待机物理页面的总数目是否等于所述一或多个目标待机物理页面的总数目。简单来说，读取电压最佳化电路2152会判断是否所有的待机物理页面皆为目标待机物理页面。反应于判定所述多个待机物理页面的所述总数目不等于所述一或多个目标待机物理页面的所述总数目(步骤s313→否)，执行步骤s314；反应于判定所述多个待机物理页面的所述总数目等于所述一或多个目标待机物理页面的所述总数目(步骤s313→是)，执行步骤s316。在步骤s314中，最佳化计数电路2151将对应至所述一或多个目标待机物理页面的一或多个最佳化计数值的数值皆改变为所述目标最佳化计数值的数值。接着，在步骤s315中，读取电压最佳化电路2152对所述目标物理页面及所述一或多个目标待机物理页面各自所具有的全部的转换读取电压执行所述第二型读取电压最佳化操作。举例来说，假设目标物理页面为中物理页面，待机物理页面为上物理页面与下物理页面，并且对应的待机最佳化权重值分别为1与4。此外，假设更新后的中物理页面的最佳化计数值(目标最佳化计数值)为2(如，中物理页面例如是处于时间点t2)。在此例子中，由于上物理页面的待机最佳化权重值(即，1)的整数倍(2倍)为目标最佳化计数值(即，2)，上物理页面的待机最佳化权重值被视为目标待机最佳化权重值(步骤s310→是)，并且读取电压最佳化电路2152会识别上物理页面(即，所述目标待机最佳化权重值所对应的待机物理页面)为目标待机物理页面(步骤s312)。另一方面，目标物理页面的目标最佳化计数值并非下物理页面的待机最佳化权重值(即，4)的整数倍，下物理页面的待机最佳化权重值不会被视为目标待机最佳化权重值，并且下物理页面不会被识别为目标待机物理页面。此时，读取电压最佳化电路2152会判定所述多个待机物理页面的总数目(即，2)不等于所述一或多个目标待机物理页面的总数目(即，1)(步骤s313→否)。最佳化计数电路2151会先将对应至上物理页面的最佳化计数值的数值改变为所述目标最佳化计数值的数值，即，将上物理页面的最佳化计数值设定为2(步骤s314)。接着，读取电压最佳化电路2152再对中物理页面(所述目标物理页面)及上物理页面(所述目标待机物理页面)各自所具有的全部的转换读取电压执行所述第二型读取电压最佳化操作。具体来说，所述第二型读取电压最佳化操作包括：对所述目标物理页面与所述多个物理页面中的一或多个待机物理页面执行所述页面等级读取电压最佳化操作，其中所述一或多个待机物理页面为所述多个物理页面中所述目标物理页面以外的一或多个其他物理页面，并且所述目标物理页面与所述一或多个待机物理页面的总数目小于所述多个物理页面的总数目。例如，读取电压最佳化电路2152会根据物理页面的排列顺序，先对中物理页面的转换读取电压v(1)2、v(1)6执行页面等级读取电压最佳化操作，再对上物理页面的转换读取电压v(1)1、v(1)3、v(1)5、v(1)7执行页面等级读取电压最佳化操作。另一方面，反应于判定所述多个待机物理页面的所述总数目等于所述一或多个目标待机物理页面的所述总数目(步骤s313→是)，接续至步骤s316，读取电压最佳化电路2152对所述目标字线的所有的物理页面各自所具有的全部的转换读取电压执行所述第三型读取电压最佳化操作。举例来说，假设目标物理页面为下物理页面，待机物理页面为中物理页面与上物理页面，并且对应的待机最佳化权重值分别为2与1。此外，假设更新后的下物理页面的最佳化计数值(目标最佳化计数值)为4(如，下物理页面例如是处于时间点t4)。在此例子中，由于中物理页面的待机最佳化权重值(即，2)的整数倍(2倍)为目标最佳化计数值(即，4)，中物理页面的待机最佳化权重值被视为目标待机最佳化权重值(步骤s310→是)，并且读取电压最佳化电路2152会识别中物理页面(即，所述目标待机最佳化权重值所对应的待机物理页面)为目标待机物理页面(步骤s312)。另一方面，由于上物理页面的待机最佳化权重值(即，1)的整数倍(4倍)为目标最佳化计数值(即，4)，上物理页面的待机最佳化权重值被视为目标待机最佳化权重值(步骤s310→是)，并且读取电压最佳化电路2152会识别上物理页面(即，所述目标待机最佳化权重值所对应的待机物理页面)也为目标待机物理页面(步骤s312)。在此例子中，由于所有的待机物理页面皆被识别为目标待机物理页面。读取电压最佳化电路2152会判定所述多个待机物理页面的总数目(即，2)等于所述多个目标待机物理页面的总数目(即，2)(步骤s313→是)。接着，读取电压最佳化电路2152对所述目标字线的所有的物理页面各自所具有的全部的转换读取电压执行所述第三型读取电压最佳化操作。具体来说，所述第三型读取电压最佳化操作包括：对所述目标字线执行一字线等级读取电压最佳化操作，其中在对所述目标字线所执行的所述字线等级读取电压最佳化操作中，将对应所述目标字线的所述预设读取电压组的所述多个预设读取电压的电压值调整至最佳值，以获得对应所述目标字线的所述最佳读取电压组；或依照所述多个物理页面的排列顺序(下物理页面→中物理页面→上物理页面)分别对所述多个物理页面执行所述页面等级读取电压最佳化操作。例如，读取电压最佳化电路2152可直接对所述目标字线执行一字线等级读取电压最佳化操作，以同时地将所述目标字线的预设读取电压组的所有读取电压v(1)1～v(1)7的电压值调整至最佳值，以获得最佳化读取电压组。或是，读取电压最佳化电路2152可根据物理页面的排列顺序，先对下物理页面的转换读取电压v(1)4执行页面等级读取电压最佳化操作，对中物理页面的转换读取电压v(1)2、v(1)6执行页面等级读取电压最佳化操作，再对上物理页面的转换读取电压v(1)1、v(1)3、v(1)5、v(1)7执行页面等级读取电压最佳化操作。接着，将所获得的对应下物理页面的最佳化读取电压v(x)4、中物理页面的最佳化读取电压v(x)2、v(x)6、上物理页面的最佳化读取电压v(x)1、v(x)3、v(x)5、v(x)7组成所述目标字线的最佳化读取电压组。接着，在步骤s317中，最佳化计数电路2151在所述第三型读取电压最佳化操作完成后，将分别对应至所述目标字线的所述多个物理页面的多个最佳化计数值重置为零。具体来说，由于所述目标字线的所有物理页面皆已被执行读取电压最佳化操作，因此，可视为所述目标字线的所有物理页面又重新从时间点t0开始被存取。基此，最佳化计数电路2151可直接将所述目标字线的所述多个物理页面的多个最佳化计数值重置为零。在一实施例中，步骤s317亦可被省略，但，最佳化计数电路2151会将所有目标待机物理页面的最佳化计数值设定(改变)为当前的目标物理页面的所述更新后的目标最佳化计数值。图3b是根据本发明的另一实施例所示出的图2a的步骤s27的流程图。图3b与图3a的主要不同之处在于步骤s320。此外，步骤s326、s327相同于步骤s314、s315；步骤s321、s322相同于步骤s316、s317；步骤s324相同于步骤s311；步骤s325相同于步骤s312。请参照图3b，在此另一实施例中，先执行步骤s320，读取电压最佳化电路2152可判断所述目标最佳化计数值是否等于分别对应所述多个物理页面的多个转换读取电压总数的最小公倍数。反应于判定所述目标最佳化计数值等于分别对应所述多个物理页面的多个转换读取电压总数的所述最小公倍数(步骤s320→是)，执行步骤s321。具体来说，图3b利用了“当目标最佳化计数值等于目标字线的多个物理页面的多个转换读取电压总数的最小公倍数时，目标物理页面与其他的所有待机物理页面也应该皆被执行读取电压最佳化操作”的概念。举例来说，请参照图5b，假设目标物理页面为下物理页面。在时间点t6，目标最佳化计数值会被更新为6，并且目标最佳化计数值等于所述多个转换读取电压总数的最小公倍数“6”。此时，根据图5b的例子，其他的待机物理页面也应该到达了一个读取电压最佳化周期。例如，在时机点t6时，距离前次所执行的读取电压最佳化操作(时间点t3)，上物理页面又经过了一个读取电压最佳化周期tpu(3个单位最佳化期间的时间长度)，并且读取电压最佳化电路2152会判定需对上物理页面执行页面等级读取电压最佳化操作。此外，距离前次所执行的读取电压最佳化操作(时间点t4)，中物理页面又经过了一个读取电压最佳化周期tpm(2个单位最佳化期间的时间长度)，并且读取电压最佳化电路2152会判定需对中物理页面执行页面等级读取电压最佳化操作。也就是说，不论目标物理页面为哪个物理页面。在时间点t6，只要更新后的目标最佳化计数值等于所述多个转换读取电压总数的最小公倍数，目标字线的所有的物理页面应该被执行第三型读取电压最佳化操作，即，对目标字线的所有的物理页面依照物理页面的排列顺序，来执行页面等级读取电压最佳化操作，或对目标字线执行字线等级读取电压最佳化操作。如上述，后续的步骤s321、s322相同于图3a中的步骤s316、s317，不赘述于此。此外，反应于判定所述目标最佳化计数值不等于分别对应所述多个物理页面的多个转换读取电压总数的所述最小公倍数(步骤s320→否)，执行步骤s323。具体来说，若不等于最小公倍数，读取电压最佳化电路2152可识别到目前可能会执行第一型读取电压最佳化操作或第二型读取电压最佳化操作。读取电压最佳化电路2152可通过步骤s323来帮助判断。在步骤s323中，读取电压最佳化电路2152判断所述目标最佳化计数值是否等于所述多个待机最佳化权重值中的一或多个目标待机最佳化权重值的整数倍。若步骤s323的判断结果为“是”，读取电压最佳化电路2152会识别到有目标待机物理页面，并且应执行第二型读取电压最佳化操作。如上述，后续的步骤s325、s326、s327相同于图3a中的步骤s312、s314、s315，不赘述于此。若步骤s323的判断结果为“否”，读取电压最佳化电路2152会识别到，没有任何的目标待机物理页面，仅需对目标物理页面执行页面等级读取电压最佳化操作，即，应执行第一型读取电压最佳化操作。如上述，后续的步骤s324相同于图3a中的步骤s311，不赘述于此。请在回到图2a，在完成步骤s27且获得所述目标字线的最佳化读取电压组后，所述目标字线可经由使用所述最佳化读取电压组来被读取。并且，流程可回到步骤s21。本实施例，是利用最佳化读取电压应所述会位于对应两个葛雷码的两个临界电压分布的交界处的概念，利用所述交界处的面积变化会较小的概念来找寻最佳电压的位置。本领域技术人员，当可依照此概念来改良上述实施例的读取电压最佳化方法/操作。但，仍不脱离本发明的精神和范围。此外，本实施例所提供的读取电压最佳化方法相较于传统作法，更可在不调整其他非指定的物理页面的多个转换读取电压的情况下，针对特定的目标物理页面的一或多个转换读取电压来进行最佳化。如此一来，因为本发明是专注在目标物理页面的一或多个转换读取电压的调整/测试，可大量减少为了读取电压最佳化操作所进行的总读取次数(因为不必调整/测试其他非指定的物理页面的转换读取电压)。举例来说，请参照图4b，相较于传统作法，在时间点t1、t2、t3、t4，传统作法会因为上物理页面的读取状况不佳(如，达到了读取电压最佳化周期)而对整个字线执行字线等级读取电压最佳化操作，以使所有的物理页面皆被执行读取电压最佳化操作，进而让存储控制器210耗费了资源与时间(如，对应地增加了读取次数于其他不需要被执行读取电压最佳化操作的物理页面)在处理其他不需要被执行读取电压最佳化操作(因，未达到对应的读取电压最佳化周期)的物理页面。也就是说，本发明所提供的数据读取方法可有效地在一个目标物理页面需进行读取电压最佳化的时，通过判断目前应该执行第一型、第二型或第三型读取电压最佳化操作，避免了资源与时间的浪费(减少不必要的读取次数)，进而增进了整体的存储装置的数据读取效率。特别是，如图4b，针对读取状况最容易不佳的物理页面(上物理页面)，更可减少不必要的读取次数。在本实施例中，页面等级读取电压最佳化操作意指对于单一的物理页面的所有的预设的转换读取电压执行最佳化操作，以获得对应的最佳值(例如，获得下物理页面的预设转换读取电压v(1)4的最佳值)。本发明并不限定于“页面等级读取电压操作”的具体细节。例如，可使用对应目标物理页面的多个读取电压最佳化选项来尝试找到对应的最佳值；或调整转换读取电压的电压值且利用调整后的转换读取电压来读取目标物理页面，以根据所获得的数据读取结果判断调整后的转换读取电压的电压值是否为最佳值。此外，字线等级读取电压最佳化操作意指对于单一的字线的所有的预设的转换读取电压(即，对整个预设读取电压组)执行最佳化操作，以获得对应的最佳值(例如，获得目标字线的最佳化读取电压组)。本发明并不限定于“字线读取电压操作”的具体细节。例如，可使用对应每个字线的多个读取电压最佳化选项来尝试找到对应的最佳值；或调整转换读取电压组且利用调整后的转换读取电压组来读取目标字线，以根据所获得的数据读取结果判断调整后的转换读取电压组是否为最佳读取电压组。值得一提的是，在上述的多个实施例中，上述读取电压管理电路单元215是以硬件电路的方式来实施，但本发明不限于此。例如，在一实施例中，读取电压管理电路单元215可以软件或硬件的方式实施为具有读取电压管理电路单元215的功能的读取电压管理程序码模块。读取电压管理程序码模块可包括最佳化计数程序码模块与读取电压最佳化程序码模块。所述最佳化计数程序码模块为具有最佳化计数电路2151的功能的程序码模块；所述读取电压最佳化程序码模块为具有读取电压最佳化电路2152的功能的程序码模块。所述处理器211可存取且执行读取电压管理程序码模块(或最佳化计数程序码模块与读取电压最佳化程序码模块)来实施本发明所提供的读取电压最佳化方法。综上所述，本发明实施例所提供的数据读取方法、存储控制器与存储装置，可反应于判定需对目标字线的多个物理页面中的一目标物理页面执行读取电压最佳化操作来更新对应所述目标物理页面的目标最佳化计数值，并且根据所述目标最佳化计数值，判断是否要对其他物理页面或对整个所述目标字线执行读取电压最佳化操作；以及在所述读取电压最佳化操作完成后，使用所获得的对应所述目标字线的最佳化读取电压组来读取所述目标字线。如此一来，可增进了从所述目标字线所读取数据的正确性，并且增进了存储装置的数据读取操作的整体效率。虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属
技术领域：
：中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。当前第1页12当前第1页12