单端操作的灵敏放大器的制作方法

本发明涉及一种半导体集成电路，特别是涉及一种单端操作(single-endedoperation)的灵敏放大器(senseamplifier，sa)。

背景技术：

如图1所述是现有单端操作的灵敏放大器的结构示意图，灵敏放大器即sa通常也翻译为感测放大器；sa101包括两个输入端，第一个输入端连接参考电压vref，第二输入端连接数据电压dl。参考电压vref由参考电压电平网络(referencevoltagelevelnetwork)102提供，数据电压dl由数据线(dataline)提供，数据线连接到存储器的存储陈列，在读取过程中数据电压dl会反应所读取的存储阵列中的存储单元所存储的信息。现有技术中，参考电压vref固定不变，也即在读取过程中参考电压vref是固定的。图1中的也同时给出了参考电压vref和数据电压dl的曲线，曲线201对应于读1操作中数据电压dl的曲线，曲线202对应于参考电压vref的曲线，曲线203对应于读0操作中数据电压dl的曲线。可以看出，在读1操作中，数据电压dl保持为高电平，数据电压dl会大于参考电压vref且二者电压差为dv201；在读0操作中，数据电压dl会放电到低电平，最后使数据电压dl小于参考电压vref且二者的电压差为dv200。

为了得到足够的读取窗口(readmargin)，需要扩大dv201和dv200，这就使得数据电压dl在放电后的低电平要求足够低，这样才能保证读1操作和读0操作正常。而数据电压dl放电量增加后会降低读取速率以及会增加动态功耗。

技术实现要素：

本发明所要解决的技术问题是提供一种单端操作的灵敏放大器，能提高读取窗口，同时提高读取速率以及减少动态功耗。

为解决上述技术问题，本发明提供的单端操作的灵敏放大器包括放大器主体电路，所述放大器主体电路的第一输入端连接参考电压以及第二输入端连接数据线，所述放大器主体电路的输出端输出所述参考电压和所述数据线的数据电压的比较信号。

所述数据线和储存单元相连，所述参考电压由参考偏置网络电路的输出端输出，所述数据电压输入到所述参考偏置网络电路并对所述参考电压进行动态调节。

在读取操作之前，所述数据电压被预充电到第一高电平，所述参考电压被预置到第一低电平。

所述存储单元所存储的信息为0时的读取操作为读0操作，在所述读0操作中，所述数据线会通过所述存储单元放电并使所述数据电压从第一高电平逐渐降低到第二低电平，所述第二低电平低于所述第一低电平，逐渐降低的所述数据电压会使所述参考电压逐渐增加到第二高电平，所述第二高电平小于所述第一高电平，通过增加的所述参考电压来增加所述读0操作中的读取窗口，所述读取窗口为所述参考电压和所述数据电压的差值。

进一步的改进是，所述存储单元所存储的信息为1时的读取操作为读1操作，在所述读1操作中，所述数据电压会保持为所述第一高电平，所述第一高电平的所述数据电压会使所述参考电压保持为所述第一低电平，所述读1操作中的读取窗口得到保持或增加。

进一步的改进是，所述放大器主体电路包括由第一nmos管和第一pmos管连接形成的第一cmos电路和由第二nmos管和第二pmos管连接形成的第二cmos电路，所述第一cmos电路的输入端和所述第二cmos电路的输出端都连接到第一节点，所述第一cmos电路的输出端和所述第二cmos电路的输入端都连接到第二节点。

进一步的改进是，所述放大器主体电路的第一输入端通过第一传输门连接所述参考电压。

所述放大器主体电路的第二输入端通过第二传输门连接所述参考电压。

进一步的改进是，所述第一传输门和所述第二传输门都为cmos传输门。

所述第一传输门的正相控制端连接第一控制信号，所述第一传输门的反相控制端连接第一控制信号的反相信号；所述第二传输门的正相控制端连接第一控制信号，所述第二传输门的反相控制端连接第一控制信号的反相信号。

进一步的改进是，所述参考偏置网络电路包括由上拉电流源和下拉电流源组成的比较电路，所述上拉电流源和所述下拉电流源在第三节点处相连接并形成输出所述参考电压的输出端。

所述下拉电流源的控制端连接所述数据线，在读取过程中，当所述数据电压的降低时所述下拉电流源的电流会减少并使所述参考电压增加，从而在所述读0操作中使所述参考电压逐渐增加以及在所述读1操作中使所述参考电压得到保持。

进一步的改进是，所述上拉电流源由多路上拉电流支路并联而成，通过对各所述上拉电流支路进行组合控制来调节所述上拉电流源的大小。

进一步的改进是，所述下拉电流源包括第一下拉电流支路和第二下拉电流支路，所述第二下拉电流支路的电流大小受所述数据电压控制。

进一步的改进是，所述第二下拉电流支路包括多个下拉电流子支路，各所述下拉电流子支路的电流大小受所述数据电压控制，通过对各所述下拉电流子支路进行组合控制来调节所述第二下拉电流支路的电流大小。

进一步的改进是，在读取过程中，所述第一下拉电流支路截止，所述第二下拉电流支路导通；在预充电过程中，所述第一下拉电流支路导通，所述第二下拉电流支路截止。

进一步的改进是，所述第一下拉电流支路和所述第二下拉电流支路的导通和截止通过第一数字电路控制。

进一步的改进是，所述第二下拉电流支路包括两个所述下拉电流子支路，分别为第一下拉电流子支路和第二下拉电流子支路。

所述第一下拉电流子支路包括第三nmos管、第四nmos管和第三传输门。

所述第二下拉电流子支路包括第五nmos管、第六nmos管和第四传输门。

所述第三nmos管的漏极和所述第五nmos管的漏极都连接所述第三节点，所述第三nmos管的源极和所述第五nmos管的源极都连接第七nmos管的漏极。

所述数据电压通过所述第三传输门连接到所述第三nmos管的栅极，所述数据电压通过所述第四传输门连接到所述第五nmos管的栅极。

所述第四nmos管的漏极连接所述第三nmos管的栅极，所述第六nmos管的漏极连接所述第五nmos管的栅极，所述第四nmos管的源极接地，所述第六nmos管的源极接地，所述第七nmos管的源极接地。

所述第三传输门的正相控制端连接第二控制信号的反相信号，所述第三传输门的反相控制端连接第二控制信号，所述第四nmos管的栅极连接所述第二控制信号。

所述第四传输门的正相控制端连接第三控制信号的反相信号，所述第四传输门的反相控制端连接第三控制信号，所述第六nmos管的栅极连接所述第三控制信号。

所述第七nmos管的栅极连接预充电控制信号。

进一步的改进是，所述第一下拉电流支路包括第八nmos管。

所述第八nmos管的漏极连接所述第三节点，所述第八nmos管的源极接地，所述第八nmos管的栅极连接所述第一数字电路的输出端。

所述第一数字电路包括第一反相器、与非门和同或门。

所述第二控制信号和所述第三控制信号连接到所述与非门的两个输入端。

所述预充电控制信号连接到所述第一反相器的输入端。

所述第一反相器的输出端和所述与非门的输出端分别连接到所述同或门的两个输入端，所述同或门的输出端作为所述第一数字电路的输出端。

进一步的改进是，所述放大器主体电路还包括预充电电路，所述预充电电路包括第三pmos管、第四pmos管和第五pmos管。

所述第三pmos管的源极连接电源电压，所述第三pmos管的漏极连接所述第二节点。

所述第四pmos管的源极连接电源电压，所述第四pmos管的漏极连接所述第一节点。

所述第五pmos管的源极连接所述第一节点，所述第四pmos管的漏极连接所述第二节点。

所述第三pmos管的栅极、所述第四pmos管的栅极和所述第五pmos管的栅极都连接预充电控制信号。

进一步的改进是，所述放大器主体电路还包括使能电路，所述使能电路包括第九nmos管，所述第九nmos管的漏极连接所述第一nmos管的源极和所述第二nmos管的源极，所述第九nmos管的源极接地，所述第九nmos管的栅极连接使能信号。

本发明对提供参考电压的参考偏置网络电路进行了有针对性的设置，将参考电压设置为根据数据电压进行动态改变，主要是在读0操作中，数据电压逐渐降低时参考电压会逐渐增加，这样在能增加读0操作中的参考电压和数据电压之间的电压差，所以不需要通过降低数据电压的放电后的电压来增加参考电压和数据电压之间的电压差，所以本发明能提高读取窗口；由于本发明能减少读0操作中数据电压的放电，故还能提高读取速率以及减少动态功耗。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有单端操作的灵敏放大器的结构示意图；

图2是本发明实施例单端操作的灵敏放大器的电路图；

图3是本发明实施例单端操作的灵敏放大器在读取过程中的信号曲线。

具体实施方式

如图2所示，是本发明实施例单端操作的灵敏放大器的电路图，图3是本发明实施例单端操作的灵敏放大器在读取过程中的信号曲线，本发明实施例单端操作的灵敏放大器包括放大器主体电路1，所述放大器主体电路1的第一输入端连接参考电压vref以及第二输入端连接数据线，所述放大器主体电路1的输出端输出所述参考电压vref和所述数据线的数据电压dl的比较信号。

所述数据线和储存单元相连，所述参考电压vref由参考偏置网络电路2的输出端输出，所述数据电压dl输入到所述参考偏置网络电路2并对所述参考电压vref进行动态调节。

在读取操作之前，所述数据电压dl被预充电到第一高电平，所述参考电压vref被预置到第一低电平。

所述存储单元所存储的信息为0时的读取操作为读0操作，在所述读0操作中，如图3的曲线303所示，所述数据线会通过所述存储单元放电并使所述数据电压dl从第一高电平逐渐降低到第二低电平，所述第二低电平低于所述第一低电平；如图3的曲线304所示，逐渐降低的所述数据电压dl会使所述参考电压vref逐渐增加到第二高电平，所述第二高电平小于所述第一高电平，通过增加的所述参考电压vref来增加所述读0操作中的读取窗口，所述读取窗口为所述参考电压vref和所述数据电压dl的差值。图3中，所述读0操作中的读取窗口为dv300和dv300a的和，其中dv300为曲线302和曲线303之间对应的电压差，相当于图1中参考电压为固定值对应的dv200；dv300a是由参考电压vref随所述数据电压dl增加之后对参考电压vref和数据电压dl的电压差的增加值。也就相对于现有技术，本发明在读0操作中，能增加dv300a的读取窗口。

所述存储单元所存储的信息为1时的读取操作为读1操作，在所述读1操作中，如图3的曲线301所示，所述数据电压dl会保持为所述第一高电平，所述第一高电平的所述数据电压dl会使所述参考电压vref保持为所述第一低电平，所述读1操作中的读取窗口得到保持或增加，所述读1操作中的读取窗口由曲线301和曲线302之间的电压差dv301决定。

较佳选择为，所述放大器主体电路1包括由第一nmos管mn1和第一pmos管mp1连接形成的第一cmos电路和由第二nmos管mn2和第二pmos管mp2连接形成的第二cmos电路，所述第一cmos电路的输入端和所述第二cmos电路的输出端都连接到第一节点out1，所述第一cmos电路的输出端和所述第二cmos电路的输入端都连接到第二节点out2。

所述放大器主体电路1的第一输入端通过第一传输门pg1连接所述参考电压vref。

所述放大器主体电路1的第二输入端通过第二传输门pg2连接所述参考电压vref。

所述第一传输门pg1和所述第二传输门pg2都为cmos传输门。

所述第一传输门pg1的正相控制端连接第一控制信号sapg，所述第一传输门pg1的反相控制端连接第一控制信号sapg的反相信号zsapg；所述第二传输门pg2的正相控制端连接第一控制信号sapg，所述第二传输门pg2的反相控制端连接第一控制信号sapg的反相信号zsapg。

所述参考偏置网络电路2包括由上拉电流源3和下拉电流源4组成的比较电路，所述上拉电流源3和所述下拉电流源4在第三节点处相连接并形成输出所述参考电压vref的输出端。

所述下拉电流源4的控制端连接所述数据线，在读取过程中，当所述数据电压dl的降低时所述下拉电流源4的电流会减少并使所述参考电压vref增加，从而在所述读0操作中使所述参考电压vref逐渐增加以及在所述读1操作中使所述参考电压vref得到保持。

所述上拉电流源3由多路上拉电流支路并联而成，通过对各所述上拉电流支路进行组合控制来调节所述上拉电流源3的大小。由图3所示可知，所述上拉电流源3由4路上拉电流支路并联而成，第一路上拉电流支路由pmos管mp6和mp7串联而成，第二路上拉电流支路由pmos管mp8连接而成，第三路上拉电流支路由pmos管mp9连接而成，第四路上拉电流支路由pmos管mp10和mp11串联而成。pmos管mp6和mp8的栅极由控制信号op1控制，pmos管mp9和mp10的栅极由控制信号op1通过反相器13反相后控制。pmos管mp7和mp11的栅极由控制信号op2控制。

所述下拉电流源4包括第一下拉电流支路5和第二下拉电流支路6，所述第二下拉电流支路6的电流大小受所述数据电压dl控制。

所述第二下拉电流支路6包括多个下拉电流子支路，各所述下拉电流子支路的电流大小受所述数据电压dl控制，通过对各所述下拉电流子支路进行组合控制来调节所述第二下拉电流支路6的电流大小。

在读取过程中，所述第一下拉电流支路5截止，所述第二下拉电流支路6导通；在预充电过程中，所述第一下拉电流支路5导通，所述第二下拉电流支路6截止。

所述第一下拉电流支路5和所述第二下拉电流支路6的导通和截止通过第一数字电路7控制。

图2中，所述第二下拉电流支路6包括两个所述下拉电流子支路，分别为第一下拉电流子支路和第二下拉电流子支路。

所述第一下拉电流子支路包括第三nmos管mn3、第四nmos管mn4和第三传输门pg3。

所述第二下拉电流子支路包括第五nmos管mn5、第六nmos管mn6和第四传输门pg4。

所述第三nmos管mn3的漏极和所述第五nmos管mn5的漏极都连接所述第三节点，所述第三nmos管mn3的源极和所述第五nmos管mn5的源极都连接第七nmos管mn7的漏极。

所述数据电压dl通过所述第三传输门pg3连接到所述第三nmos管mn3的栅极，所述数据电压dl通过所述第四传输门pg4连接到所述第五nmos管mn5的栅极。

所述第四nmos管mn4的漏极连接所述第三nmos管mn3的栅极，所述第六nmos管mn6的漏极连接所述第五nmos管mn5的栅极，所述第四nmos管mn4的源极接地，所述第六nmos管mn6的源极接地，所述第七nmos管mn7的源极接地。

所述第三传输门pg3的正相控制端连接第二控制信号op3的反相信号，所述第三传输门pg3的反相控制端连接第二控制信号op3，所述第四nmos管mn4的栅极连接所述第二控制信号op3。

所述第四传输门pg4的正相控制端连接第三控制信号op4的反相信号，所述第四传输门pg4的反相控制端连接第三控制信号op4，所述第六nmos管mn6的栅极连接所述第三控制信号op4。

所述第七nmos管mn7的栅极连接预充电控制信号pre。

所述第一下拉电流支路5包括第八nmos管mn8。

所述第八nmos管mn8的漏极连接所述第三节点，所述第八nmos管mn8的源极接地，所述第八nmos管mn8的栅极连接所述第一数字电路7的输出端。

所述第一数字电路7包括第一反相器8、与非门9和同或门10。

所述第二控制信号op3和所述第三控制信号op4连接到所述与非门9的两个输入端。

所述预充电控制信号pre连接到所述第一反相器8的输入端。

所述第一反相器8的输出端和所述与非门9的输出端分别连接到所述同或门10的两个输入端，所述同或门10的输出端作为所述第一数字电路7的输出端。

所述放大器主体电路1还包括预充电电路，所述预充电电路包括第三pmos管mp3、第四pmos管mp4和第五pmos管mp5。

所述第三pmos管mp3的源极连接电源电压，所述第三pmos管mp3的漏极连接所述第二节点out2。

所述第四pmos管mp4的源极连接电源电压，所述第四pmos管mp4的漏极连接所述第一节点out1。

所述第五pmos管mp5的源极连接所述第一节点out1，所述第四pmos管mp4的漏极连接所述第二节点out2。

所述第三pmos管mp3的栅极、所述第四pmos管mp4的栅极和所述第五pmos管mp5的栅极都连接预充电控制信号pre。

所述放大器主体电路1还包括使能电路，所述使能电路包括第九nmos管mn9，所述第九nmos管mn9的漏极连接所述第一nmos管mn1的源极和所述第二nmos管mn2的源极，所述第九nmos管mn9的源极接地，所述第九nmos管mn9的栅极连接使能信号。

本发明实施例对提供参考电压vref的参考偏置网络电路2进行了有针对性的设置，将参考电压vref设置为根据数据电压dl进行动态改变，主要是在读0操作中，数据电压dl逐渐降低时参考电压vref会逐渐增加，这样在能增加读0操作中的参考电压vref和数据电压dl之间的电压差，所以不需要通过降低数据电压dl的放电后的电压来增加参考电压vref和数据电压dl之间的电压差，所以本发明能提高读取窗口；由于本发明实施例能减少读0操作中数据电压dl的放电，故还能提高读取速率以及减少动态功耗。

如图3所示，是本发明实施例单端操作的灵敏放大器在读取过程中的信号曲线，曲线301对应于读1操作中数据电压dl的曲线，曲线302对应于读1操作中参考电压vref的曲线，曲线303对应于读0操作中数据电压dl的曲线，曲线304对应于读0操作中参考电压vref的曲线。可以看出，在读1操作中，数据电压dl保持为高电平，数据电压dl会大于参考电压vref且二者电压差为dv301。在读0操作中，数据电压dl会放电到低电平，但是参考电压vref的电平也会增加，最后使数据电压dl小于参考电压vref且二者的电压差为dv300+dv300a，其中dv300a为由于参考电压vref增加对读0操作的读取电压差的增加的影响值。本发明能提高读0操作的读取窗口；由于读0操作的读取窗口增加，这使得参考电压vref的初始值即第一低电平能保持或降低，这样也能使读1操作的读取窗口保持或增加。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。