存储器及其获取方法、失效定位方法与流程

本发明涉及半导体器件及其制造领域，特别涉及一种存储器及其获取方法、失效定位方法。

背景技术：

随着集成电路和半导体技术的不断发展，存储器得到了广泛的应用，而存储器芯片的测试以及失效定位，是提高存储器芯片良率及性能的重要手段。在存储器芯片的测试中，位线漏电(bitlineleakage)测试项目用于测试相邻的两条位线是否存在失效，而在这些测试项目中出现双位线(tbl，twinbitline)失效时，如何定位到这两条位线的具体失效位置却是失效分析中的难点。

技术实现要素：

有鉴于此，本发明的目的在于提供一种存储器及其获取方法、失效定位方法，实现双位线失效的快速精确定位。

为实现上述目的，本发明有如下技术方案：

一种存储器的获取方法，包括：

提供存储器芯片，所述存储器芯片包括存储单元阵列，所述存储单元阵列中沿一方向排布的存储单元电连接至一条位线，所述存储器芯片暴露至所述位线上的介质层，所述存储器芯片存在双位线失效；

在所述介质层上形成第一衬垫和第二衬垫；

通过第一电连线和第二电连线将双位线失效的两条位线分别电连接至所述第一衬垫和所述第二衬垫，所述第一衬垫和所述第二衬垫用于热点分析的电压偏置。

可选地，所述第一电连线和所述第二电连线、以及所述第一衬垫和所述第二衬垫利用聚焦离子束设备的线路修补功能形成。

可选地，所述热点分析利用光诱导电阻变化设备进行。

可选地，所述第一衬垫和所述第二衬垫、以及所述第一电连线和所述第二电连线的材料为钨或铂。

可选地，所述存储单元为或非型闪存，沿一方向排布的或非型闪存的漏极连接至一条位线。

一种存储器，包括：

存储器芯片，所述存储器芯片包括存储单元阵列，所述存储单元阵列中沿一方向排布的存储单元电连接至一条位线，所述存储器芯片暴露至所述位线上的介质层，所述存储器芯片存在双位线失效；

位于所述介质层上的第一衬垫和第二衬垫；

分别将双位线失效的两条位线电连接至所述第一衬垫和所述第二衬垫的第一电连线和第二电连线，所述第一衬垫和所述第二衬垫用于热点分析的电压偏置。

可选地，所述第一衬垫和所述第二衬垫、以及所述第一电连线和所述第二电连线的材料为钨或铂。

可选地，所述存储单元为或非型闪存，沿一方向排布的或非型闪存的漏极连接至一条位线。

一种失效定位方法，其特征在于，包括：

采用上述任一的存储器，在第一衬垫和第二衬垫上施加偏置电压，并进行热点分析，以获得失效定位。

可选地，利用光诱导电阻变化设备进行热点分析。

本发明实施例提供的存储器及其获取方法、失效定位方法，在将存储器芯片暴露至位线上的介质层之后，在介质层上形成两个衬垫，并将双位线失效的两条位线通过电连线分别连接到这两个衬垫上，这样，就单独将这两条失效的位线建立了热点分析的回路，这两个衬垫用于偏置热点分析时的电压，从而，可以抓取到热点，实现双位线失效的快速精确定位。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1示出了根据本发明实施例的存储器芯片中位线的俯视示意图；

图1a示出了图1中aa向截面示意图；

图2示出了根据本发明实施例的存储器芯片中双位线失效的立体结构示意图；

图3示出了根据本发明实施例的存储器的获取方法的流程示意图；

图4示出了根据本发明实施例的存储器的俯视结构示意图；

图4a示出了图4中的aa向截面示意图；

图5示出了采用本申请实施例的存储器进行定位分析的立体结构示意图；

图6示出了采用本申请实施例的存储器进行定位分析的显微镜照片；

图7示出了采用本申请实施例的定位方法定位而获得的失效位置的显微镜照片。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

正如背景技术中的描述，在存储器芯片的测试中，位线漏电的测试项目用于测试相邻的两条位线是否存在失效，而当出现tbl(twinbitline)失效时，如何定位到这两条位线的具体失效位置却是失效分析中的难点。

为了更好的理解本申请的技术方案，首先对存储器结构以及技术问题做详细的说明。本申请实施例中的存储单元可以为任意类型的存储器件，例如可以为或非型闪存(norflash)、与非型闪存(nandflash)或其他类型的存储单元。在存储器芯片中，存储单元以阵列形式排布，阵列中列方向上的存储单元漏极都通过互连结构连接到某条位线上，互连结构包括接触塞、连线层和/或过孔。

在本申请的一个应用中，参考图1(俯视图)和图1a(图1中aa向截面示意图)所示，存储单元为或非型闪存(norflash)，由存储单元组成存储阵列，存储阵列中每列上的存储单元连接到一条位线130上，nor闪存单元包括栅极110、源极114和漏极112，栅极110包括依次层叠的浮栅和控制栅，浮栅和控制栅之间通过介质材料隔离，同一列上的nor闪存单元的漏极112都连接到一条位线130上，在该示例中，通过一层互连，即接触塞120将同一列的漏极112都连接到位线130上。在一条位线130上的nor存储单元，存储单元之间通过衬底100中的有源区依次连接起来，有源区即源极114和漏极112，而漏极112又通过互连结构连接到同一条位线上。可以理解的是，在不同的设计和应用中，可以通过更多层的互连将存储单元连接到位线上。

在nor存储器中，在出现双位线tbl失效时，通常是相邻的两条位线之间短路(bridge)导致的，而该条位线上的存储单元之间的任一层的短路都会引起双位线tbl失效。在该示例中，参考图2所示，相邻的位线130之间、相邻的位线上任意两个接触塞120或者相邻的衬底100中的有源区之间任意位置处的短路140，都会造成双位线tbl的失效，位线的长度由一个存储块(block)的存储容量决定，通常为100-300微米，该示例中，位线的长度有130μm，难以在长的位线范围以及多层中找到双位线失效的位置。目前，主要通过打磨(polish)芯片结合扫描电子显微镜(sem)的人工方式，进行失效位置的定位，具体的，现将失效的芯片打磨至接近位线层，而后，利用sem沿着失效的双位线从一端观察至另一端，观察是否有漏电点出现，若没有，则继续失效的芯片打磨至接触塞层，利用sem沿着失效的双位线从一端观察至另一端，观察是否有漏电点出现，若没有，则继续失效的芯片打磨至接近有源区，利用sem沿着失效的双位线从一端观察至另一端，观察是否有漏电点出现。该方法的观察区域大，而失效点通常为纳米级的大小，容易造成失效点的遗漏，而且观察时间久，效率低。

为此，本申请提供了存储器及其获取方法、失效定位方法，在将存储器芯片暴露至位线上的介质层之后，在介质层上形成两个衬垫，并将双位线失效的两条位线通过电连线分别连接到这两个衬垫上，这样，就单独将这两条失效的位线建立了热点分析的回路，这两个衬垫用于偏置热点分析时的电压，从而，可以抓取到热点，实现双位线失效的快速精确定位。

为了更好地理解本申请的技术方案和技术效果，以下将结合流程图，对具体的实施例进行详细的描述。

参考图3所示，在步骤s01，提供存储器芯片，所述存储器芯片包括存储单元阵列，所述存储单元阵列中沿一方向排布的存储单元电连接至一条位线130，所述存储器芯片暴露至所述位线130上的介质层140，所述存储器芯片存在双位线失效，参考图4(俯视叠加示意图)和图4a(图4中aa向截面示意图)所示。

本申请实施例中，存储器芯片中设置有存储单元阵列，存储单元阵列可以包括多个存储单元，多个存储单元可以被布置为多个行和多个列，同一方向上例如相同列上的存储单元可以连接到相同的位线上，不同的存储单元还可以包括其他的部件，例如字线或其他选择线等。存储单元阵列可以被分成多个存储块(block)，存储块的长度决定了位线的长度。

在具体的实施例中，存储器芯片还可以包括驱动电路和读/写电路，以及控制他们的控制电路等其他必要的电路，控制电路可以从外部接收地址信息并解码所接收的地址信息，驱动电路可以选择连接到存储单元阵列中相应的字线、位线等，以选择相应的存储单元进行读、写、擦除等操作。

可以理解的是，该存储器芯片已经完成器件的所有制造工艺，并进行过芯片级的测试(chiptest)，在测试之后，出现双位线tbl失效，通过电学失效分析，可以得知具体是哪两条位线出现双位线tbl失效。进而，可以将该出现tbl失效的存储器芯片进行打磨，将其处理至位线上的介质层，也就是说，仅保留位线上的介质层，而将该介质层之上的其他的层都去除掉。

本申请实施例中，存储单元可以为任意类型的存储器件，例如可以为或非型闪存(norflash)、与非型闪存(nandflash)或其他类型的存储单元。在一个实施例中，参考图4和图4a，其中，图4为位线与其上的层叠加后的俯视示意图，该实施例中，存储单元为nor闪存，存储单元包括栅极110、源极114和漏极112，栅极110包括依次层叠的浮栅和控制栅，浮栅和控制栅之间通过介质材料隔离，同一列上的nor闪存单元的漏极112都连接到一条位线130上。在不同的应用中，nor闪存单元的漏极112可以通过一层或多层互连连接到位线130。位线130上还保留有覆盖在其上的介质层140，该介质层140的材料通常可以为氧化硅。

在步骤s02，在所述介质层140上形成第一衬垫150和第二衬垫152，参考图4和图4a所示。

在步骤s03，通过第一电连线160和第二电连线162将双位线失效的两条位线130f分别电连接至所述第一衬垫150和所述第二衬垫152，所述第一衬垫150和所述第二衬垫152用于热点分析的电压偏置，参考图4和图4a所示。

介质层140上形成的第一衬垫150和第二衬垫152彼此隔离开且并不会互相电连接，而后，通过两条电连线160、162，将双位线失效的两条位线130f分别与第一衬垫150和第二衬垫152电连接起来，即用第一电连线160将第一衬垫150与双位线失效的两条位线130f中的一条位线电连接起来，用第二电连线162将第二衬垫152与双位线失效的两条位线130f中的另一条位线电连接起来，这样，就将双位线失效的两条位线130f通过衬垫150、152单独引出，可以通过这两个衬垫150、152进行热点分析(hotspotanalysis)的电压偏置。

在热点分析中，通过两个衬垫150、152进行电压偏置，这两条失效的位线将形成一个测试回路，在该电压偏置下，在失效点处将会出现热点(hotspot)，进而，可以通过热点即可以快速定位到具体的失效点的位置，进而对失效点位置的各相关层进行观察即可，失效点的范围通常在整条位线的某个位置点处，通常为纳米级的范围，无需观察整条的位线，实现失效点的精确定位，提高定位准确性以及效率。

在具体的应用中，所述第一衬垫150和所述第二衬垫152可以采用任意的导电材料来形成，例如可以为钨或铂等金属材料或其他导电材料。同样地，所述第一电连线160和所述第二电连线162也可以采用任意的导电材料来形成，例如可以为钨或铂等金属材料或其他导电材料。所述第一衬垫150和所述第二衬垫152、所述第一电连线160和所述第二电连线162可以利用聚焦离子束(fib)设备的线路修补功能形成，聚焦离子束的修补功能可以提供钨或铂等导电材料。热点分析可以利用光诱导电阻变化(obirch)设备进行。

以上对本申请实施例的存储器的获取方法进行了详细的描述，此外，本申请实施例还提供了由上述方法形成的存储器，参考图4和图4a所示，包括:

存储器芯片，所述存储器芯片包括存储单元阵列，所述存储单元阵列中沿一方向排布的存储单元电连接至一条位线130，所述存储器芯片暴露至所述位线130上的介质层140，所述存储器芯片存在双位线失效；

位于所述介质层140上的第一衬垫150和第二衬垫152；

分别将双位线失效的两条位线130f电连接至所述第一衬垫150和所述第二衬垫152的第一电连线160和第二电连线162，所述第一衬垫150和所述第二衬垫152用于热点分析的电压偏置。

其中，所述第一衬垫和所述第二衬垫的材料可以为钨或铂等金属材料。所述第一电连线160和所述第二电连线162也可以钨或铂等金属材料。

存储单元可以为或非型闪存，沿一方向排布的或非型闪存的漏极连接至一条位线。

此外，本申请实施例还提供了利用上述的存储器进行失效定位的方法，在第一衬底和第二衬底上施加偏置电压，并对上述的存储器进行热点分析，以获得失效定位。

参考图5所示，为进行热点分析的立体结构示意图，在第一衬垫150和第二衬垫152上施加偏置电压，这两条失效的位线将形成一个测试回路，若在两条位线130之间的任意位置处出现失效点20，在热点分析时，会在存储器的这两条位线130的相应位置处出现热点，这样，该热点为失效点定位的位置点，进而，在物理失效分析(physicalfailureanalysis，pfa)中，根据该热点寻找真正的失效位置，从而找到失效原因。

在具体的应用中，利用光诱导电阻变化(obirch)设备进行热点分析。参考图6所示，其中图(a)为利用obirch进行热点分析的20倍(20x)放大照片，图(b)为热点的100倍(100x)放大照片。如图6所示，obirch设备的偏置针脚采用两端法扎针至第一衬垫和第二衬垫中，并进行相应电压的偏置，图(b)中纵向延伸的线条即为位线，在这两条tbl失效的位线间出现了热点(hotspot)，进而，可以在该热点周围打上标记(mark)，该标记用于pfa分析时的位置参考，进而可以进一步进行pfa分析，找到真正的失效点和失效原因。

参考图7所示，为利用上述存储器进行定位分析后，进一步进行pfa分析，找到的失效原因，其中，图(a)为在接触塞层短路(ctbridge)，左图为处理至接触塞之后的俯视照片，在定位至热点位置后，在显微镜下观察到两个接触塞之间存在异常，右图为对该异常的接触塞切其横截面之后的照片，可以看到两接触塞有短路；图(b)为在位线所在层的俯视照片，在定位至热点位置后，在显微镜下观察到该位置处三条位线有短路(bridge)。可见，利用本申请的方法，进行失效定位之后，对失效点位置的各相关层进行观察即可，失效点的范围通常在整条位线的某个位置点处，通常为纳米级的范围，无需观察整条的位线，实现失效点的精确定位，提高定位准确性以及效率。

以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

此外，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于结构实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。