半导体装置的制作方法

本申请要求于2017年12月19日向韩国知识产权局提交的申请号为10-2017-0174974的韩国专利申请的优先权，其全部内容通过引用合并于此。

各种实施例总体而言涉及半导体装置，更具体地涉及修复半导体装置中的故障组件。

背景技术：

半导体装置能够通过测试其整个存储单元阵列来检测故障存储单元(或简称“故障单元”)。

修复信息指的是用于访问故障单元的地址。

修复信息通常以“熔丝组”的一个或更多个单元储存在熔丝阵列中。

如果输入地址需要访问故障单元，则在半导体装置的操作期间可能会出现问题，但是通过分配能被访问的冗余存储单元(或冗余单元)替代故障单元，这个问题能够得到解决。

储存修复信息以及访问替代故障单元而被分配的冗余单元，这被称为修复操作。

由于冗余单元的数量是有限的，所以通过有效利用冗余单元来执行修复操作是重要的。

技术实现要素：

在一个实施例中，半导体装置可以包括修复电路，该修复电路被配置为通过比较修复信息与地址信息来激活单元阵列区的冗余线。该半导体装置可以包括主解码器，该主解码器被配置为通过对地址信息进行解码来执行对单元阵列区的正常访问。该地址信息可以包括列信息和行信息两者。

在一个实施例中，半导体装置可以包括单元阵列区，该单元阵列区包括正常字线、冗余字线、正常位线以及冗余位线。所述半导体装置可以包括第一修复电路，该第一修复电路被配置为通过比较第一修复信息与第一地址信息来选择性地激活所述冗余位线。所述冗余位线中的每个冗余位线可以被分成被选择性地激活的至少两个部分。

附图说明

图1是示出根据一个实施例的半导体装置配置的示例代表的示图。

图2是协助说明根据该实施例的单元阵列区的配置和修复操作的示图的示例代表。

图3是示出图1所示的第一修复电路配置的示例代表的示图。

图4是示出图3所示的单位修复电路配置的示例代表的示图。

图5是示出根据另一个实施例的半导体装置配置的示例代表的示图。

图6是协助说明根据另一个实施例的单元阵列区的配置和修复操作的示图的示例代表。

图7是示出图5所示的第二修复电路的配置的示例代表的示图。

图8是示出图7所示的单位修复电路的配置的示例代表的示图。

图9是示出根据又一实施例的半导体装置配置的示例代表的示图。

图10是协助说明根据又一实施例的单元阵列区的配置和修复操作的示图的示例代表。

图11是示出图9所示的第一修复电路配置的示例代表的示图。

图12是示出图11所示的单位修复电路配置的示例代表的示图。

图13是示出图9所示的第二修复电路的配置的示例代表的示图。

图14是示出图13所示的单位修复电路配置的示例代表的示图。

具体实施方式

在下文中，将参考附图通过实施例的各种示例来描述半导体装置。

各种实施例可以涉及能够进行有效的修复操作的半导体装置。

图1是示出根据一个实施例的半导体装置100的配置的示例代表的示图。

参考图1，根据一个实施例的半导体装置100可以包括单元阵列区200、行预解码器(xpredec)300、列预解码器(ypredec)400、第一修复电路500、列主解码器600、第二修复电路700以及行主解码器800。

行预解码器300可以通过对从半导体装置100的外部提供的第一地址xadd进行预解码来产生内部行地址(下面称为行地址)ra<n:0>。

列预解码器400可以通过对从半导体装置100的外部提供的第二地址yadd进行预解码来产生内部列地址(下面称为列地址)ca<m:0>。

第一修复电路500可以通过使用已储存的修复信息、列信息(即，列地址)和行信息(即，行地址的指定比特位)来产生列冗余控制信号yreden<k:0>以用于冗余列访问。在一个实施例中，地址信息可以包括列信息和行信息。

第一修复电路500可以通过比较修复信息、行地址ra<n:0>的指定比特位(例如，最高有效位(msb)ra<n>)和列地址ca<m:0>来产生列冗余控制信号yreden<k:0>。

冗余列访问可以包括下述操作：激活与单元阵列区200的冗余存储单元耦接的冗余位线。

第一修复电路500可以根据列冗余控制信号yreden<k:0>来阻止列地址ca<m:0>被提供给列主解码器(ydec)600。

当列冗余控制信号yreden<k:0>的任意一个比特位被激活时，第一修复电路500可以阻止列地址ca<m:0>被提供给列主解码器(ydec)600。在一个实施例中，第一修复电路500可以基于行地址ra<n:0>、列地址ca<m:0>、修复信息或其任意组合来阻止列地址ca<m:0>被提供给列主解码器(ydec)600。

列主解码器600可以通过对列地址ca<m:0>进行解码来执行下述的正常列访问：激活与单元阵列区200的正常存储单元耦接的位线。

第二修复电路700可以通过比较已储存的修复信息与行地址ra<n:0>来产生行冗余控制信号xreden<j:0>以用于冗余行访问。在一个实施例中，修复电路可以包括第一修复电路和第二修复电路中的任意一个，或者可以既包括第一修复电路又包括第二修复电路。

冗余行访问可以包括下述操作：激活与单元阵列区200的冗余存储单元耦接的冗余字线。

行主解码器800可以通过对行地址ra<n:0>进行解码来执行下述的正常行访问：激活与单元阵列区200的正常存储单元耦接的字线。在一个实施例中，主解码器可以包括列主解码器和行主解码器中的任意一个，或者可以既包括列主解码器又包括行主解码器。

图2是协助说明根据一个实施例的单元阵列区200的配置和修复操作的示图的示例代表。

参考图2，单元阵列区200包括被设置为彼此交叉的多个字线和多个位线，并且存储单元形成在各个交点处。

多个字线包括正常字线wl和冗余字线rwl，多个位线包括正常位线bl和冗余位线rbl。

正常字线wl与正常位线bl的交叉区域可以被称为正常单元区210，正常字线wl与冗余位线rbl的交叉区域可以被称为列冗余单元区220，正常位线bl与冗余字线rwl的交叉区域可以被称为行冗余单元区230。

在一个实施例中，当用冗余单元o修复故障单元x时，每个冗余位线rbl可以通过被划分(即，通过被一分为二)来使用。

换言之，可以通过使用列地址ca<m:0>来选择冗余位线rbl之中的一个，且所选择的一个冗余位线rbl可以通过根据行地址ra<n:0>的最高有效位ra<n>的值(“1”或“0”)而被分成上部分和下部分来使用。

例如，如果最高有效位ra<n>的值为“0”，则与正常位线bl<7>耦接的故障单元可以用与冗余位线rbl<1>的上部分耦接的冗余单元来修复；而如果最高有效位ra<n>的值为“1”，则与正常位线bl<4>耦接的故障单元可以用与冗余位线rbl<1>的下部分耦接的冗余单元来修复。

换言之，可以用与一个冗余位线耦接的两个冗余单元分别修复两个故障单元。

图3是示出图1所示的第一修复电路500的配置的示例代表的示图。

参考图3，第一修复电路500可以包括多个单位修复电路501、or逻辑器502以及切换电路503。在一个实施例中，or逻辑器502可以用硬件、软件或其任意组合来实现。

多个单位修复电路501可以与冗余位线rbl一对一地耦接。

多个单位修复电路501可以通过激活列冗余控制信号yreden<k:0>来分别激活与多个单位修复电路501相对应的冗余位线rbl。

多个单位修复电路501可以分别储存不同的修复信息。

多个单位修复电路501可以通过将其中已储存的修复信息分别与行地址ra<n:0>的最高有效位ra<n>及列地址ca<m:0>作比较来产生列冗余控制信号yreden<k:0>。

当储存在多个单位修复电路501中的修复信息对应于行地址ra<n:0>的最高有效位ra<n>及列地址ca<m:0>时，多个单位修复电路501可以将列冗余控制信号yreden<k:0>中与其对应的比特位激活到例如高电平。

or逻辑器502可以对列冗余控制信号yreden<k:0>执行or逻辑功能，并输出一输出。

当or逻辑器502的输出例如为高电平时(即，当列冗余控制信号yreden<k:0>的任意一个比特位被激活时)，切换电路503可以阻止列地址ca<m:0>被输出。

图4是示出图3所示的单位修复电路501的配置的示例代表的示图。

参考图4，单位修复电路501可以包括多个比较电路fl&cmp、and逻辑器(and)530和and逻辑器(and)540以及冗余激活电路550。在一个实施例中，and逻辑器530和and逻辑器540可以用硬件、软件或其任意组合来实现。

多个比较电路fl&cmp可以被分组为第一比较电路组510和第二比较电路组520。

如上面参考图2所述，因为存在行地址ra<n:0>的最高有效位ra<n>的值为“1”和“0”的情况，依照该情况，多个比较电路fl&cmp被分组为第一比较电路组510和第二比较电路组520。

第一比较电路组510可以将储存在熔丝锁存器fl中的修复信息与列地址ca<m:0>及行地址ra<n:0>的最高有效位ra<n>作比较，并可以输出比较结果。

第二比较电路组520可以将储存在熔丝锁存器fl中的修复信息与列地址ca<m:0>及反相行地址ra<n:0>的最高有效位ra<n>作比较，并可以输出比较结果。

多个比较电路fl&cmp中的每个比较电路fl&cmp可以包括熔丝锁存器fl和比较器cmp。在一个实施例中，比较器cmp可以用硬件、软件或其任意组合来实现。

在半导体装置100的启动过程中，熔丝锁存器fl可以读取已储存在熔丝阵列(未示出)中的修复信息并将其储存于其中。

修复信息可以包括用于访问故障单元的地址(即，故障地址)，且通过测试检测到的故障地址可以被编程在熔丝阵列中。

当储存在熔丝锁存器fl中的修复信息与输入到熔丝锁存器fl中的地址彼此对应时，比较器cmp例如可以输出高电平信号。

and逻辑器530与and逻辑器540可以分别对第一比较电路组510的输出和第二比较电路组520的输出执行and逻辑功能，并且可以输出结果信号。

当甚至and逻辑器530和and逻辑器540中的任意一个and逻辑器输出高电平信号时，冗余激活电路550可以将列冗余控制信号yreden<0>激活到例如高电平。

图5是示出根据其他实施例的半导体装置101的配置的示例代表的示图。

参考图5，根据一个实施例的半导体装置101可以包括单元阵列区200、行预解码器300、列预解码器400、第一修复电路500、列主解码器600、第二修复电路700-1以及行主解码器800-1。

由于行预解码器300、列预解码器400、第一修复电路500、和列主解码器600可以用与上面参考图1描述的实施例相同的方式配置，所以这里将省略其描述。

第二修复电路700-1可以通过使用修复信息、行信息(即，行地址)和列信息(即，列地址的指定比特位)来产生行冗余控制信号xreden<j:0>以用于冗余行访问。

冗余行访问可以包括下述操作：激活与单元阵列区200的冗余存储单元耦接的冗余字线。

第二修复电路700-1可以通过比较修复信息、行地址ra<n:0>和列地址ca<m:0>的最高有效位ca<m>来产生行冗余控制信号xreden<j:0>。

第二修复电路700-1可以根据行冗余控制信号xreden<j:0>来阻止行地址ra<n:0>被提供给行主解码器(xdec)800-1。

当行冗余控制信号xreden<j:0>的任意一个比特位被激活时，第二修复电路700-1可以阻止行地址ra<n:0>被提供给行主解码器(xdec)800-1。在一个实施例中，第二修复电路700-1可以基于行地址ra<n:0>、列地址ca<m:0>、修复信息或其任意组合来阻止行地址ra<n:0>被提供给行主解码器(xdec)800-1。

行主解码器800-1可以通过对行地址ra<n:0>进行解码来执行与单元阵列区200的正常存储单元相关的正常行访问。

图6是协助说明根据其他实施例的单元阵列区200的配置和修复操作的示图的示例代表。

参考图6，在其他实施例中，当用冗余单元o修复故障单元x时，每个冗余位线rbl和每个冗余字线rwl可以通过被划分(即，通过被一分为二)来使用。

可以通过使用列地址ca<m:0>来选择冗余位线rbl之中的一个，且所选择的一个冗余位线rbl可以通过根据行地址ra<n:0>的最高有效位ra<n>的值(“1”或“0”)而被划分来使用。

例如，如果最高有效位ra<n>的值为“0”，则与正常位线bl<7>耦接的故障单元可以用与冗余位线rbl<1>的上部分耦接的冗余单元来修复；而如果最高有效位ra<n>的值为“1”，则与正常位线bl<4>耦接的故障单元可以用与冗余位线rbl<1>的下部分耦接的冗余单元来修复。

换言之，可以用与一个冗余位线耦接的两个冗余单元分别修复两个故障单元。

可以通过使用行地址ra<n:0>来选择冗余字线rwl之中的一个，且所选择的一个冗余字线rwl可以通过根据列地址ca<m:0>的最高有效位ca<m>的值而被划分来使用。

例如，如果最高有效位ca<m>的值为“0”，则与正常字线wl<1>耦接的故障单元可以用与冗余字线rwl<0>的左部分耦接的冗余单元来修复；而如果最高有效位ca<m>的值为“1”，则与正常字线wl<4>耦接的故障单元可以用与冗余字线rwl<0>的右部分耦接的冗余单元来修复。

换言之，可以用与一个冗余字线耦接的两个冗余单元分别修复两个故障单元。

图7是示出图5所示的第二修复电路700-1的配置的示例代表的示图。

参考图7，第二修复电路700-1可以包括多个单位修复电路701、or逻辑器702以及切换电路703。在一个实施例中，or逻辑器702可以用硬件、软件或其任意组合来实现。

多个单位修复电路701可以与冗余字线rwl一对一地耦接。

多个单位修复电路701可以通过激活行冗余控制信号xreden<j:0>来分别激活与多个单位修复电路701相对应的冗余字线rwl。

多个单位修复电路701可以分别储存不同的修复信息。

多个单位修复电路701可以通过将其中已储存的修复信息分别与行地址ra<n:0>及列地址ca<m:0>的最高有效位ca<m>作比较来产生行冗余控制信号xreden<j:0>。

当储存在多个单位修复电路701中的修复信息对应于列地址ca<m:0>的最高有效位ca<m>及行地址ra<n:0>时，多个单位修复电路701可以将行冗余控制信号xreden<j:0>中与其对应的比特位激活到高电平。

or逻辑器702可以对行冗余控制信号xreden<j:0>执行or逻辑功能，并输出一输出。

当or逻辑器702的输出例如为高电平时(即，当行冗余控制信号xreden<j:0>的任意一个比特位被激活时)，切换电路703可以阻止行地址ra<n:0>被输出。

图8是示出图7所示的单位修复电路701的配置的示例代表的示图。

参考图8，单位修复电路701可以包括多个比较电路fl&cmp、and逻辑器(and)730和and逻辑器(and)740以及冗余激活电路750。在一个实施例中，and逻辑器730和and逻辑器740可以用硬件、软件或其任意组合来实现。

多个比较电路fl&cmp可以被分组为第一比较电路组710和第二比较电路组720。

如上面参考图6所述，因为存在列地址ca<m:0>的最高有效位ca<m>的值为“1”和“0”的情况，依照这个，多个比较电路fl&cmp被分组为第一比较电路组710和第二比较电路组720。

第一比较电路组710可以将储存在熔丝锁存器fl中的修复信息与行地址ra<n:0>及列地址ca<m:0>的最高有效位ca<m>作比较，并可以输出比较结果。

第二比较电路组720可以将储存在熔丝锁存器fl中的修复信息与行地址ra<n:0>及反相列地址ca<m:0>的最高有效位ca<m>作比较，并可以输出比较结果。

多个比较电路fl&cmp中的每个比较电路fl&cmp可以包括熔丝锁存器fl和比较器cmp，并且可以用与图4的多个比较电路fl&cmp相同的方式配置。

and逻辑器730与and逻辑器740可以分别对第一比较电路组710的输出和第二比较电路组720的输出执行and逻辑功能，并且可以输出结果信号。

当即使and逻辑器730和and逻辑器740中的任意一个and逻辑器输出高电平信号时，冗余激活电路750可以将行冗余控制信号xreden<0>激活到例如高电平。

图9是示出根据另外其他实施例的半导体装置102的配置的示例代表的示图。

参考图9，根据另外其他实施例的半导体装置102可以包括单元阵列区200、行预解码器300、列预解码器400、第一修复电路500-1、列主解码器600-1、第二修复电路700-2以及行主解码器800-2。

由于行预解码器300以及列预解码器400可以用与上面参考图1描述的实施例相同的方式配置，所以这里将省略其描述。

第一修复电路500-1可以通过使用已储存的修复信息、列信息(即，列地址)和行信息(即，行地址的指定比特位)来产生列冗余控制信号yreden<k:0>以用于冗余列访问。

第一修复电路500-1可以通过比较修复信息、行地址ra<n:0>的高位比特位ra<n:n-1>和列地址ca<m:0>来产生列冗余控制信号yreden<k:0>。

冗余列访问可以包括下述操作：激活与单元阵列区200的冗余存储单元耦接的冗余位线。

第一修复电路500-1可以根据列冗余控制信号yreden<k:0>来阻止列地址ca<m:0>被提供给列主解码器600-1。在一个实施例中，第一修复电路500-1可以基于修复信息、行地址ra<n:0>以及列地址ca<m:0>来阻止列地址ca<m:0>被提供给列主解码器600-1。

当列冗余控制信号yreden<k:0>的任意一个比特位被激活时，第一修复电路500-1可以阻止列地址ca<m:0>被提供给列主解码器600-1。

列主解码器600-1可以通过对列地址ca<m:0>进行解码来执行下述的正常列访问：激活与单元阵列区200的正常存储单元耦接的位线。

第二修复电路700-2可以通过使用修复信息、行信息(即，行地址)和列信息(即，列地址的指定比特位)来产生列行冗余控制信号xreden<j:0>以用于冗余行访问。

冗余行访问可以包括下述操作：激活与单元阵列区200的冗余存储单元耦接的冗余字线。

第二修复电路700-2可以通过比较修复信息、行地址ra<n:0>和列地址ca<m:0>的高位比特位ca<m:m-1>来产生行冗余控制信号xreden<j:0>。

第二修复电路700-2可以根据行冗余控制信号xreden<j:0>来阻止行地址ra<n:0>被提供给行主解码器800-2。在一个实施例中，第二修复电路700-2可以基于修复信息、行地址ra<n:0>以及列地址ca<m:0>来阻止行地址ra<n:0>被提供给行主解码器800-2。

当行冗余控制信号xreden<j:0>的任意一个比特位被激活时，第二修复电路700-2可以阻止行地址ra<n:0>被提供给行主解码器800-2。

行主解码器800-2可以通过对行地址ra<n:0>进行解码来执行与单元阵列区200的正常存储单元相关的正常行访问。

图10是协助说明根据另外其他实施例的单元阵列区200的配置和修复操作的示图的示例代表。

参考图10，在其他实施例中，当用冗余单元o修复故障单元x时，每个冗余位线rbl和每个冗余字线rwl可以通过被划分多次(即，例如但不限于，通过被一分为四)来使用。

可以通过使用列地址ca<m:0>来选择冗余位线rbl之中的一个，且所选择的一个冗余位线rbl可以通过根据行地址ra<n:0>的高位比特位ra<n:n-1>的值(“00”、“01”、“10”或“11”)而被分成四个来使用。

换言之，可以用与一个冗余位线耦接的四个冗余单元分别修复四个故障单元。

可以通过使用行地址ra<n:0>来选择冗余字线rwl之中的一个，且所选择的一个冗余字线rwl可以通过根据列地址ca<m:0>的高位比特位ca<m:m-1>的值(“00”、“01”、“10”或“11”)而被分成四个来使用。

换言之，可以用与一个冗余字线耦接的四个冗余单元分别修复四个故障单元。

图11是示出图9所示的第一修复电路500-1的配置的示例代表的示图。

参考图11，第一修复电路500-1可以包括多个单位修复电路501-1、or逻辑器502以及切换电路503。在一个实施例中，or逻辑器502可以用硬件、软件或其任意组合来实现。

多个单位修复电路501-1可以与冗余位线rbl一对一地耦接。

多个单位修复电路501-1可以通过激活列冗余控制信号yreden<k:0>来分别激活与多个单位修复电路501-1相对应的冗余位线rbl。

多个单位修复电路501-1可以分别储存不同的修复信息。

多个单位修复电路501-1可以通过将其中已储存的修复信息分别与行地址ra<n:0>的高位比特位ra<n:n-1>及列地址ca<m:0>作比较来产生列冗余控制信号yreden<k:0>。

当储存在多个单位修复电路501-1中的修复信息对应于行地址ra<n:0>的高位比特位ra<n:n-1>及列地址ca<m:0>时，多个单位修复电路501-1可以将列冗余控制信号yreden<k:0>中与其对应的比特位激活到例如高电平。

or逻辑器502可以对列冗余控制信号yreden<k:0>执行or逻辑功能，并输出一输出。

当or逻辑器502的输出例如为高电平时(即，当列冗余控制信号yreden<k:0>的任意一个比特位被激活时)，切换电路503可以阻止列地址ca<m:0>被输出。

图12是示出图11所示的单位修复电路501-1的配置的示例代表的示图。

参考图12，单位修复电路501-1可以包括多个比较电路fl&cmp、and逻辑器(and)571至and逻辑器(and)574以及冗余激活电路581。在一个实施例中，and逻辑器571至and逻辑器574可以用硬件、软件或其任意组合来实现。

多个比较电路fl&cmp可以被分组为第一比较电路组561至第四比较电路组564。

如上面参考图10所述，因为存在行地址ra<n:0>的高位比特位ra<n:n-1>的值为“11”、“10”、“01”和“00”的情况，依照这个，多个比较电路fl&cmp被分组为第一比较电路组561至第四比较电路组564。

第一比较电路组561可以将储存在熔丝锁存器fl中的修复信息与列地址ca<m:0>及行地址ra<n:0>的高位比特位ra<n:n-1>作比较，并可以输出比较结果。

第二比较电路组562可以将储存在熔丝锁存器fl中的修复信息与列地址ca<m:0>、行地址ra<n:0>的最高有效位ra<n>及反相行地址ra<n:0>的次高有效位ra<n-1>作比较，并可以输出比较结果。

第三比较电路组563可以将储存在熔丝锁存器fl中的修复信息与列地址ca<m:0>、行地址ra<n:0>的次高有效位ra<n-1>及反相行地址ra<n:0>的最高有效位ra<n>作比较，并可以输出比较结果。

第四比较电路组564可以将储存在熔丝锁存器fl中的修复信息与列地址ca<m:0>及反相行地址ra<n:0>的高位比特位ra<n:n-1>作比较，并可以输出比较结果。

多个比较电路fl&cmp中的每个比较电路fl&cmp可以包括熔丝锁存器fl和比较器cmp。在一个实施例中，比较器cmp可以用硬件、软件或其任意组合来实现。

and逻辑器571至and逻辑器574可以分别对第一比较电路组561至第四比较电路组564的输出执行and逻辑功能，并且可以输出结果信号。

当即使and逻辑器571至and逻辑器574中的任意一个and逻辑器输出高电平信号时，冗余激活电路581可以将列冗余控制信号yreden<0>激活到例如高电平。

图13是示出图9所示的第二修复电路700-2的配置的示例代表的示图。

参考图13，第二修复电路700-2可以包括多个单位修复电路701-1、or逻辑器702以及切换电路703。在一个实施例中，or逻辑器702可以用硬件、软件或其任意组合来实现。

多个单位修复电路701-1可以与冗余字线rwl一对一地耦接。

多个单位修复电路701-1可以通过激活行冗余控制信号xreden<j:0>来分别激活与多个单位修复电路701-1相对应的冗余字线rwl。

多个单位修复电路701-1可以分别储存不同的修复信息。

多个单位修复电路701-1可以通过将其中已储存的修复信息分别与行地址ra<n:0>及列地址ca<m:0>的高位比特位ca<m:m-1>作比较来产生行冗余控制信号xreden<j:0>。

当储存在多个单位修复电路701-1中的修复信息对应于列地址ca<m:0>的高位比特位ca<m:m-1>及行地址ra<n:0>时，多个单位修复电路701-1可以将行冗余控制信号xreden<j:0>中与其对应的比特位激活到高电平。

or逻辑器702可以对行冗余控制信号xreden<j:0>执行or逻辑功能，并输出一输出。

当or逻辑器702的输出例如为高电平时(即，当行冗余控制信号xreden<j:0>的任意一个比特位被激活时)，切换电路703可以阻止行地址ra<n:0>被输出。

图14是示出图13所示的单位修复电路701-1的配置的示例代表的示图。

参考图14，单位修复电路701-1可以包括多个比较电路fl&cmp、and逻辑器(and)771至and逻辑器(and)774以及冗余激活电路781。在一个实施例中，and逻辑器771至and逻辑器774可以用硬件、软件或其任意组合来实现。

多个比较电路fl&cmp可以被分组为第一比较电路组761至第四比较电路组764。

如上面参考图10所述，因为存在列地址ca<m:0>的高位比特位ca<m:m-1>的值为“11”、“10”、“01”和“00”的情况，依照这个，多个比较电路fl&cmp被分组为第一比较电路组761至第四比较电路组764。

第一比较电路组761可以将储存在熔丝锁存器fl中的修复信息与行地址ra<n:0>及列地址ca<m:0>的高位比特位ca<m:m-1>作比较，并可以输出比较结果。

第二比较电路组762可以将储存在熔丝锁存器fl中的修复信息与行地址ra<n:0>、列地址ca<m:0>的最高有效位ca<m>及反相列地址ca<m:0>的次高有效位ca<m-1>作比较，并可以输出比较结果。

第三比较电路组763可以将储存在熔丝锁存器fl中的修复信息与行地址ra<n:0>、列地址ca<m:0>的次高有效位ca<m-1>及反相列地址ca<m:0>的最高有效位ca<m>作比较，并可以输出比较结果。

第四比较电路组764可以将储存在熔丝锁存器fl中的修复信息与行地址ra<n:0>及反相列地址ca<m:0>的高位比特位ca<m:m-1>作比较，并可以输出比较结果。

多个比较电路fl&cmp中的每个比较电路fl&cmp可以包括熔丝锁存器fl和比较器cmp。

and逻辑器771至and逻辑器774可以分别对第一比较电路组761至第四比较电路组764的输出执行and逻辑功能，并且可以输出结果信号。

当即使and逻辑器771至and逻辑器774中的任意一个and逻辑器输出高电平信号时，冗余激活电路781可以将行冗余控制信号xreden<0>激活到例如高电平。

虽然上面已经描述了各种实施例，但是本领域技术人员要理解的是所描述的实施例仅为示例。因此，不应基于所描述的实施例来限制本文描述的半导体装置。