一种具有良好传感裕度的STT-MRAM传感电路的制作方法

本发明涉及一种具有良好传感裕度的stt-mram传感电路，属于计算机存储技术领域。

背景技术：

自旋转矩磁随机存取存储器(stt-mram)由于其零待机功率，高密度，辐射硬度和出色的可扩展性等，作为下一代非易失性存储器技术展示了巨大的潜力。它已经引起了广泛关注和研究开发。一个普通的stt-mram由一个磁隧道结(mtj)和一个nmos管组成。其中mtj作为存储元件，并通过nmos管对其进行访问。mtj自上而下隔离层可分为三层：自由层，隔离层和固定层。其中自由层和固定层一般都是铁磁材料构成的，而中间的隔离层是由很薄的氧化物组成，如图1所示。两个铁磁层中自由层的磁化方向可以自由改变，而固定层的磁化方向是固定的。stt-mram根据电流方向的不同，呈现出相反的两种阻值状态，即低阻和高阻(rp和rap)。

stt-mram主要的传感方式可分为：电压传感和电流传感；通过采用一个固定的读取电流iread来测量位线电压vbl(或采用一个固定的读取电压vread来测量位线电流ibl)的方法来传感储存在位单元中的数据。其中，电压传感方式中，给定一个固定的读取电流(iread)，在mtj不同的阻值状态下stt-mram会呈现不同的位线电压(vbl)继而通过一个简单的升压产生所需要传感数据电压(vdata)，然后位电压通过动态参考单元产生一个参考电压(vref)，将vdata和vref进行比较然后输出结果。在此过程中，为例避免传感操作期间的读取干扰(rd)，读取电流(iread)应该比临界状态电流(ico)小得多(通常为几十μa)，然而较低的读取电流(iread)会导致较低的传感裕度(sm)，传感裕度表示为：

sm＝|vref-vdata-vos|(1)

其中vos是指输入传感放大器的偏移量，而为了提高stt-mram的sm值，目前存在下述两种方式：

方式一：通过图2所示的体电压传感电路，其通过两个分支分别产生传感数据电压(vdata)和固定的参考电压(vref)，然后运用差分放大器进行比较输出，但由于其差分放大器多用二阶交叉耦合差分放大器，所以存在明显的vos，由上述公式(1)可知，此会导致传感裕度(sm)变小。

方式二：通过图3所示的变容无干扰的传感电路，其通过单个分支，相继产生传感数据电压(vdata)和固定的参考电压(vref)，然后利用单端电容耦合cmos电荷转移放大器(其本身具有很强的抗干扰能力以及可减小输入偏移量vos)进行比较输出结果。

上述方式一存在的缺点有：

(1)当stt-mram扩展至深纳米节点，两个传感分支之间的vdd降低和器件不匹配的问题(该问题由pvt变化引起)增加，这些电路无法再提供所需的传感可靠性；

(2)固定的参考电压(vref)限制了进一步达到更大的传感裕度；

(3)其运用传统的交叉耦合差分放大器会引进较大偏移量vos，进一步减小了sm的值。

而上述方式二存在的缺点有：

(1)固定的参考电压(vref)限制了进一步达到更大的传感裕度；

(2)单端cmos电荷转移放大器的共模输入范围小，故限制了传感数据电压(vdata)和参考电压(vref)的摆幅，并且采用的输入电容耦合方式对电容的匹配要求高还会占据很大面积。

所以上述两种方式并未能解决stt-mram中的rd和sm问题，为了解决stt-mram扩展到深纳米节点(例如，40nm)时存在的rd和sm问题，需要一种具有大的sm和较小的rd的良好传感电路。

技术实现要素：

为了解决目前存在的rd和sm问题，本发明提供了一种具有良好传感裕度的stt-mram传感电路。

本发明的第一个目的在于提供一种具有良好传感裕度的stt-mram传感电路，所述stt-mram传感电路包括：电压传感器，放大器和动态锁存电压比较器；其中，电压传感器包括恒流源、动态参考电压发生器、升压器；恒流源固定读取电流iread产生位线电压vbl，位线电压vbl经过升压器得到传感数据电压vdata，同时位线电压vbl经过动态参考电压发生器产生动态参考电压vref。

可选的，vref＝vb-avvbl，av是动态参考电压发生器的小信号增益，av＜1；

当stt-mram处于高阻rap时，位线电压vbl表示为vbl_ap：

vbl_ap＝iread×rap

动态参考电压vref表示为vref_ap：

vref_ap＝vb-avvbl_ap

对应的，当stt-mram处于低阻rp时，位线电压vbl表示为vbl_p：

vbl_p＝iread×rp

动态参考电压vref表示为vref_p：

vref_p＝vb-avvbl_p

其中vb是是vref在位线电压vbl为零时的直流电压值。

可选的，vdata＝avbl，a为升压器的升压倍数，当stt-mram分别处于高阻rap和低阻rp时，vdata分别表示为vdata_ap和vdata_p；

根据stt-mram传感电路传感裕度计算公式：

sm＝|vref-vdata-vos|

可知当stt-mram分别处于高阻rap和低阻rp时，其传感裕度sm分别表示为smap和smp：

smap＝|vref_ap-a(iread×rap)-vos|＝|vref_ap-avbl_ap-vos|

smp＝|vref_p-a(iread×rp)-vos|＝|vref_p-avbl_p-vos|

所以，当stt-mram处于高阻rap时，位线电压vbl_ap较大，此时通过动态参考电压发生器将参考电压vref_ap降低，当stt-mram处于低阻rp时，位线电压vbl_p较小，此时通过动态参考电压发生器将参考电压vref_p升高。

可选的，所述放大器采用全差分直接耦合电荷转移放大器。

可选的，恒流源将读取电路iread钳位在10-100μa范围内。

可选的，动态参考电压发生器由伪pmos反相器电路实现。

可选的，所述伪pmos反相器电路包括pmos晶体管m1、m3和nmos晶体管m2、m4；其中，pmos晶体管m1的漏极输出动态参考电压vref，m2是m1的有源负载，m3是控制m1关断的开关，当动态参考电压发生器的使能信号ong有效时，通过m4将位线电压vbl与m1连接在一起。

可选的，所述动态锁存电压比较器采用普通双端输入锁存器。

本发明的第二个目的在于提供一种采用上述stt-mram传感电路的磁随机存取存储器。

本发明的第三个目的在于提供上述磁随机存取存储器在计算机存储技术领域内的应用。

本发明有益效果是：

通过运用动态参考电压模块产生一个自适应的参考电压，该自适应的参考电压与位线电压成反比，使得stt-mram处于高阻rap、位线电压vblap较大时，通过动态参考电压发生器将参考电压vref_ap降低，而当stt-mram处于低阻rp、位线电压vbl_p较小时，通过动态参考电压发生器将参考电压vref_p升高，从而大幅度增大了|vref-vdata|的值，进而增大了传感裕度sm，同时采用恒流源将读取电路iread钳位在10-100μa范围内，避免传感操作期间的读取干扰(rd)；还通过采用直接耦合的全差分电荷转移放大器，克服了传统传感放大器输入偏移量vos从而增大sm的问题，也不存在采用单端cmos电荷转移放大器所带来的电容匹配问题，并增大了共模输入范围，即增大了传感数据电压(vdata)和参考电压(vref)的摆幅，同时，由于这种放大器采用的是源跟随器放大动作，因此其也具有对于器件不匹配或pvt变化的固有抗干扰性。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是普通stt-mram示意图。

图2是体电压传感电路图。

图3是变容无干扰传感电路图。

图4是本发明stt-mram传感电路结构框示意图。

图5是本发明stt-mram传感电路图。

图6是传感数据电压vdata与参考电压比较示意图，其中(a)为传统采用固定参考电压的示意图；(b)为本发明采用动态参考电压的示意图。

图7是本发明动态参考电压发生器拓扑图。

图8是单端cmos电荷转移放大器电路图。

图9是本发明特殊全差分直接耦合电荷转移放大器电路图。

图10是本发明特殊全差分直接耦合电荷转移放大器时序图。

图11是nmos电荷转移放大器电路图，其中，(a)为复位阶段(b)为预充电阶段(c)为放大阶段。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

实施例一：

本实施例提供一种具有良好传感裕度的stt-mram传感电路，参见图4，所述stt-mram传感电路包括：电压传感器，放大器和动态锁存电压比较器；其中，电压传感器包括恒流源、动态参考电压发生器、升压器；恒流源固定读取电流iread产生位线电压vbl，位线电压vbl经过升压器得到传感数据电压vdata，同时位线电压vbl经过动态参考电压发生器产生动态参考电压vref，放大器采用全差分直接耦合电荷转移放大器(cta)。

该电路系统通过电压传感器测出stt-mram的传感数据电压(vdata)和参考电压(vref)，然后将这两个电压输入到全差分直接耦合电荷转移放大器中输出和再将和输入到动态锁存电压比较器中输出状态结果，系统电路图如图5所示。

图5中，采用恒流源固定读取电流iread产生位线电压(vbl)，位线电压经过一个升压器得到数据电压(vdata)，同时位电压经过动态参考发生器，产生参考电压(vref)。动态参考电压发生器如图7所示。

采用恒流源将读取电路iread钳位在一个相当小的值(通常10-100μa范围内)，以避免传感操作期间的读取干扰(rd)。

vref＝vb-avvbl，av是动态参考电压发生器的小信号增益，av＜1；

当stt-mram处于高阻rap时位线电压vbl表示为vbl_ap：

vbl_ap＝iread×rap

动态参考电压vref表示为vref_ap：

vref_ap＝vb-avvbl_ap

对应的，当stt-mram处于低阻rp时，位线电压vbl表示为vbl_p：

vbl_p＝iread×rp

动态参考电压vref表示为vref_p：

vref_p＝vb-avvbl_p

其中vb是是vref在位线电压vbl为零时的直流电压值。

vdata＝avbl，a为升压器的升压倍数，当stt-mram分别处于高阻rap和低阻rp时，vdata分别表示为vdata_ap和vdata_p；

根据stt-mram传感电路传感裕度计算公式：

sm＝|vref-vdata-vos|

可知当stt-mram分别处于高阻rap和低阻rp时，其传感裕度sm分别表示为smap和smp：

smap＝|vref_ap-a(iread×rap)-vos|＝|vref_ap-avbl_ap-vos|

smp＝|vref_p-a(iread×rp)-vos|＝|vref_p-avbl_p-vos|

参考图6(b)，当stt-mram处于高阻rap时，位线电压vbl_ap较大，此时通过动态参考电压发生器将参考电压vref_ap降低，当stt-mram处于低阻rp时，位线电压vbl_p较小，此时通过动态参考电压发生器将参考电压vref_p升高，从而大幅度增大了|vref-vdata|的值，进而增大了传感裕度sm。

对比图2和图3所示的体电压传感电路图和变容无干扰传感电路图，其采用的是固定参考电压，如图6(a)所示。

根据图6(a)和图6(b)可知，本申请采用动态参考电压显著增大了sm值；该动态参考电压发生器，可设计为一个可以实现负增益的衰减器，如图7所示电路图，由伪pmos反相器电路实现，该伪pmos反相器电路包括pmos晶体管m1、m3和nmos晶体管m2、m4；其中，pmos晶体管m1的漏极输出动态参考电压vref，m1和m2的漏极相连，m2作为m1的有源负载。m1和m2的源极分别接vdd和地。m3是控制m1关断的开关，m3的源极与m1的源极相连，且m3的漏极与m1的栅极相连。当动态参考电压发生器的使能信号ong有效时，通过m4将位线电压vbl与m1连接在一起，即m4的源极和漏极分别与m1的栅极和位线相连。m4和m3的栅极分别接使能信号ong，m2的栅极接可调电压vt。

vt是可调电压，用于调准m2的驱动强度，其大小可以等于vdd，也可设置在一个合适的其他电压值。在此电路中，m1被偏置在饱和区，其漏极电流id与过驱动电压(vgs1-vth1)和沟道宽度w1(在这里vgs1是mos管的栅源电压，vth1是mos管的阈值电压)成线性关系。因此id可表示为：

id1＝k′m1×w1×(vdd-vbl-vth1)

其中，k′m是工艺决定的常量。晶体管m2工作在线性区，假设其线性电阻可用rm2表示，则rm2＝1/[k′m×w2×(vgs2-vth2)](下标带2的与上述带1的含义相同)。由图7可以看出，m2的漏源电流id2等于vref与m2的线性电阻之比。故m2的漏源电流id2可表示为：

id2＝vref×km2×w2×(vgs2-vth2)

由于id1与id2相等，并且vgs2等于vt，根据vref_r＝vb-avvbl_r，可得：

其中是m1和m2的沟道宽度之比，通过上述vb及av计算式可计算出参考电压vref的值。

本发明放大器所采用的全差分直接耦合电荷转移放大器，而图2和图3所示的体电压传感电路图和变容无干扰传感电路图所采用的分别是2阶交叉耦合差动放大器和单端电容耦合的cmos电荷转移放大器；

2阶交叉耦合差动放大器容易地受到ptv变化的影响，其存在引入输入偏移量较大，会进一步恶化sm，使传感电路的可靠性降低，同时，还会引入晶体管之间不匹配问题；

而单端电容耦合的cmos电荷转移放大器虽然可以克服输入偏移量，并且对ptv变化的影响具有抗扰性，但是，由于其输入端采用大电容耦合，所以会存在电容匹配困难问题，并且大的电容会占据整个放大器30％-40％的面积。

如图9所示，本发明的电路设计采用的是特殊全差分直接耦合电荷转移放大器。与2阶交叉耦合差动放大器相比，全差分直接耦合电荷转移放大器采用源极跟随器进行放大操作，具有对pvt变化以及器件不匹配的固有抗绕性，克服了输入偏移量的问题，根据传感裕度计算公式sm＝|vref-vdata-vos|可知，克服了传感放大器的偏移量，可以极大改善sm。

与单端电容耦合的cmos电荷转移放大器相比，采用直接耦合方式，可以消除电容匹配问题；采用全差分，相对于单端而言，可以增大共模输入范围，提高数据电压和参考电压的摆幅。如图7所示，为单端cmos电荷转移放大器。vdata受mos管的截止条件和收敛条件的限制。如图7可以总结出其共模输入范围受截止条件限制表示为：

vss+vtn≤vdata≤vdd+vtp

其中vtn、vtp分别表示mn1、mp1的阈值电压。另外要保证在放大器工作过程中mos管的漏源电压不能为零，可以称之为收敛条件，表示为：

vpr+vtp≤vtada≤vpr+vtn

根据上述共模输入范围受截止条件以及收敛条件可知，该电路的截至条件和收敛条件限制了该放大器的共模输入范围，从而影响到了参考电压和数据电压的摆幅。

如图9所示，本发明采用特殊的全差分直接耦合电荷转移放大器，可以消除截止条件和收敛条件的限制。采用全差分结构，电容ct迫使mp、mn流过相同的电流，同时隔离源节点。mp1、mp2通过电容ct分别驱动mn1、mn2以建立一个合适的偏置电流。同时，移除预充电电压vpr，采用动态基准发生器，可以消除收敛条件。故这种特殊的全差分直接耦合电荷转移放大器的共模输入范围更大。

其具体操作大致分为三个阶段，时序图如图10所示：

第一阶段：复位阶段，开关s1、s3、s6断开，s2、s4、s5闭合，电容cr各节点都向vss放电，整个电路进行复位操作；第二阶段，预充电阶段，开关s1、s4、s6闭合，开关s2、s3、s5断开。电路中的所有电容开始充电，由于mos管mp1、mp2、mn1、mn2，都具有源跟随器作用，当预充电至所有mos管刚好达到导通，充电自动停止，此时mos管源极电压等于vdata+vthx(vthx表示nmos或者pmos管的阈值电压)；第三阶段，放大阶段，开关s1、s3闭合，开关s2、s4、s5、s6断开，此时输入端接入的栅极电压是vref，故此时mos管栅极电压为vdata+vv(vv为数据电压和参考电压的差值)，故mos管源极电压为vdata+vth+vv。

若vv大于0，则mn1、mn2导通，mp1、mp2截止，源极电压的变化量vv并不是来自于电源电压vdd，而是来自于cr和cl的分压电容网路。总的转移电荷量为q＝ct×vv，则放大器输出电压变化：放大倍数为反之，若vv小于0，则mp、mp导通，mn、mn截止。可根据单个nmos电荷转移放大器分析理解，如图10所示。

本申请锁存器用普通双端输入锁存器即可。

本发明通过运用动态参考电压模块产生一个自适应的参考电压，该自适应的参考电压与位线电压成反比，使得stt-mram处于高阻rap、位线电压vbl_ap较大时，通过动态参考电压发生器将参考电压vref_ap降低，而当stt-mram处于低阻rp、位线电压vbl_p较小时，通过动态参考电压发生器将参考电压vref_p升高，从而大幅度增大了|vref-vdata|的值，进而增大了传感裕度sm，同时采用恒流源将读取电路iread钳位在10-100μa范围内，避免传感操作期间的读取干扰(rd)；还通过采用直接耦合的全差分电荷转移放大器，克服了传统传感放大器输入偏移量vos从而增大sm的问题，也不存在采用单端cmos电荷转移放大器所带来的电容匹配问题，并增大了共模输入范围，即增大了传感数据电压(vdata)和参考电压(vref)的摆幅，同时，由于这种放大器采用的是源跟随器放大动作，因此其也具有对于器件不匹配或pvt变化的固有抗干扰性。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。