存储装置以及存储装置的操作方法与流程

相关申请的交叉引用

本申请要求于2018年10月8日提交的韩国专利申请no.10-2018-0120029的优先权，该申请的全部公开内容以引用方式并入本文中。

本发明构思的示例性实施例涉及半导体装置，更具体地，涉及一种使用机器学习来执行可靠性检查的存储装置以及该存储装置的操作方法。

背景技术：

存储装置在诸如计算机、智能电话、平板计算机等的主机装置的控制下存储数据。存储装置可以是在诸如硬盘驱动器(hdd)的磁盘上存储数据的装置，或者是在诸如固态驱动器(ssd)或存储卡的半导体存储器中，特别是非易失性存储器中存储数据的装置。

例如，非易失性存储器装置包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)、闪存、相变随机存取存储器(pram)、磁ram(mram)、电阻ram(rram)、铁电ram(fram)等。

随着半导体制造技术的进步，存储装置的集成度及其体积继续增加。存储装置的高集成度使得可降低制造存储装置所需的成本。然而，存储装置的高集成度导致存储装置必须按比例缩小并且存储装置的结构改变。结果，可出现各种新的问题。这种问题可导致存储在存储装置中的数据的损坏，从而降低存储装置的可靠性。

技术实现要素：

本发明构思的示例性实施例提供了一种通过使用机器学习在短时间内执行可靠性检查的存储装置以及该存储装置的操作方法。

根据示例性实施例，一种存储装置包括：非易失性存储器装置，其包括多个存储器块，每个存储器块包括连接到多条字线的多个存储器单元；以及控制器，其被配置为基于外部主机装置的请求对包括在所选存储器块中的连接到所选字线的存储器单元执行第一读取操作。控制器还被配置为在执行第一读取操作之后执行检查所选存储器块的存储器单元的可靠性的检查读取操作。在检查读取操作中，控制器还被配置为选择并执行实际检查和基于机器学习的检查中的一个。

根据示例性实施例，一种存储装置包括：非易失性存储器装置，其包括多个存储器块，每个存储器块包括连接到多条字线的多个存储器单元；以及控制器，其被配置为基于外部主机装置的请求对包括在所选存储器块中的连接到所选字线的存储器单元执行读取操作。控制器还被配置为在执行读取操作之后执行检查所选存储器块的存储器单元的可靠性的检查读取操作。在检查读取操作中，控制器对所选存储器块中的第一检查目标字线执行实际检查，并对所选存储器块中的第二检查目标字线执行基于机器学习的检查。

根据示例性实施例，一种存储装置的操作方法，该存储装置包括非易失性存储器装置以及被配置为控制该非易失性存储器装置的控制器，该操作方法包括：从包括在非易失性存储器装置中的多个存储器块选择存储器块的字线；在控制器处对连接到所选字线的多个存储器单元执行读取操作；以及在控制器处响应于读取操作对连接到所选字线的存储器块的连接到至少一条检查目标字线的存储器单元执行检查读取操作。检查读取操作组合了对连接到所述至少一条检查目标字线的存储器单元的执行实际检查和基于机器学习的检查。

附图说明

通过参照附图详细描述本发明构思的示例性实施例，本发明构思的以上和其它特征将变得更显而易见，在附图中：

图1是示出根据本发明构思的示例性实施例的存储装置的框图。

图2是示出根据本发明构思的示例性实施例的非易失性存储器装置的框图。

图3是示出根据本发明构思的示例性实施例的第一存储器块的图。

图4是示出当数据被写到图3所示的存储器单元时阈值电压的示例的图。

图5是示出根据本发明构思的示例性实施例的检查读取操作的示例的流程图。

图6是示出对作为检查目标的存储器单元执行样本读取操作的示例的图。

图7是示出对作为检查目标的存储器单元执行读取操作的示例的图。

图8是示出关于机器学习核心的信息的示例的图。

图9是示出机器学习核心为了确定预期错误数量而驱动的第一预期模型的示例的图。

图10是示出机器学习核心为了确定预期错误数量而驱动的第二预期模型的示例的图。

图11是示出机器学习核心为了确定预期错误数量而驱动的第三预期模型的示例的图。

图12是示出机器学习核心为了确定预期错误数量而驱动的第四预期模型的示例的图。

图13是示出在第一存储器块中的存储器单元被划分为第一区域和第二区域的情况下确定存储器单元的预期错误数量的示例的图。

图14是示出根据本发明构思的示例性实施例的检查读取操作的修改示例的流程图。

图15是示出存储装置执行检查读取操作的条件和存储装置选择实际检查的条件的示例的流程图。

图16是示出根据图15的方法执行读取操作和检查读取操作的示例的图。

图17是示出根据本发明构思的示例性实施例的自适应地控制检查读取操作的方法的示例的流程图。

图18是示出根据本发明构思的示例性实施例的自适应地控制检查读取操作的方法的示例的图。

图19是示出同时执行基于机器学习的检查和实际检查的示例的流程图。

具体实施方式

以下将参照附图更充分地描述本发明构思的示例性实施例。在整个附图中，相同的附图标记可表示相同的元件。

应当理解，本文中使用术语“第一”、“第二”、“第三”等来将一个元件与另一元件相区分，元件不由这些术语限制。因此，示例性实施例中的“第一”元件在另一示例性实施例中可被描述为“第二”元件。

应该理解，除非上下文清楚地另外指示，否则每个示例性实施例中的特征或方面的描述通常应该被认为可用于其它示例性实施例中的其它类似特征或方面。

图1是示出根据本发明构思的示例性实施例的存储装置100的框图。

参照图1，存储装置100包括非易失性存储器装置110和控制器120。控制器120在本文中也可被称为控制器电路。非易失性存储器装置110可在控制器120的控制下执行写入操作、读取操作或擦除操作。

即使当电源关闭时，非易失性存储器装置110也可保持在电源关闭之前写入的数据。例如，非易失性存储器装置110可包括相变存储器装置、磁存储器、电阻存储器、铁电存储器、闪存等。

控制器120可根据外部主机装置的请求或内部指定的计划表(schedule)来控制非易失性存储器装置110。控制器120可包括控制器核心121、内部存储器124、主机接口块125、存储器接口块126和装置信息存储部127。

控制器核心121可包括存储器控制核心122和机器学习核心123。存储器控制核心122可根据外部主机装置的请求或内部指定的计划表来控制并访问非易失性存储器装置110。存储器控制核心122可管理并执行用于管理或操作存储装置100的各种元数据和代码。

机器学习核心123可用于检查存储在非易失性存储器装置110中的数据的可靠性。例如，机器学习核心123可收集存储装置100的各种信息，并且可基于所收集的信息来执行基于机器学习的检查以用于确定存储在非易失性存储器装置110中的数据的预期可靠性。

内部存储器124可用作由控制器核心121使用的系统存储器、存储非易失性存储器装置110的数据的高速缓存存储器、或者在外部主机装置和非易失性存储器装置110之间暂时存储数据的缓冲存储器。内部存储器124可存储指示分配给存储装置100的逻辑地址与非易失性存储器装置110的物理地址之间的关系的映射表mt。例如，内部存储器124可包括dram或sram。

主机接口块125可包括用于与外部主机装置通信的组件，例如物理块。存储器接口块126可包括用于与非易失性存储器装置110通信的组件，例如物理块。

装置信息存储部127可存储关于制造存储装置100的信息。例如，装置信息存储部127可存储要提供给外部主机装置的第一装置信息di1以及要提供给机器学习核心123的第二装置信息di2。例如，装置信息存储部127可包括rom。

下面，将描述存储装置100随时间的操作。当给存储装置100供电时，装置信息存储部127可通过主机接口块125向外部主机装置发送第一装置信息di1。基于第一装置信息di1，存储装置100可执行与外部主机装置的初始化。

主机接口块125可向存储器控制核心122提供从外部主机装置接收的第一请求req1。第一请求req1可包括命令(例如，读取命令或写入命令)和逻辑地址。存储器控制核心122可将第一请求req1转换为适合于非易失性存储器装置110的第二请求req2。

例如，存储器控制核心122可转换命令的格式。存储器控制核心122可参考存储在内部存储器124中的映射表mt获得地址信息ai。存储器控制核心122可通过使用地址信息ai将逻辑地址转换为非易失性存储器装置110的物理地址。存储器控制核心122可将适合于非易失性存储器装置110的第二请求req2提供给存储器接口块126。

存储器接口块126可将来自存储器控制核心122的第二请求req2注册在队列中。存储器接口块126可将队列中首先注册的请求发送到非易失性存储器装置110作为第三请求req3。

当第一请求req1是写入请求时，主机接口块125可将从外部主机装置接收的数据写到内部存储器124。当第三请求req3是写入请求时，存储器接口块126可将存储在内部存储器124中的数据发送到非易失性存储器装置110。

当数据被完全写入时，非易失性存储器装置110可向存储器接口块126发送第三响应resp3。响应于第三响应resp3，存储器接口块126可向存储器控制核心122提供指示数据被完全写入的第二响应resp2。

在数据被存储在内部存储器124中之后或者在接收到第二响应resp2之后，存储器控制核心122可通过主机接口块125向外部主机装置发送指示请求完成的第一响应resp1。

当第一请求req1是读取请求时，可通过第二请求req2和第三请求req3将读取请求发送到非易失性存储器装置110。存储器接口块126可将从非易失性存储器装置110接收的数据存储在内部存储器124中。当数据被完全发送时，非易失性存储器装置110可向存储器接口块126发送第三响应resp3。

当接收到第三响应resp3时，存储器接口块126可向存储器控制核心122提供指示数据被完全存储的第二响应resp2。当接收到第二响应resp2时，存储器控制核心122可通过主机接口块125向外部主机装置发送第一响应resp1。

主机接口块125可将存储在内部存储器124中的数据发送到外部主机装置。在示例性实施例中，在与第一请求req1对应的数据被存储在内部存储器124中的情况下，可省略第二请求req2和第三请求req3的传输。

当满足基于机器学习的检查的条件时，存储器控制核心122可向存储器接口块126提供请求样本读取操作的第二请求req2。存储器接口块126可向非易失性存储器装置110发送请求样本读取操作的第三请求req3。

例如，存储器接口块126可在将请求注册在队列中之后处理请求，或者可立即处理请求而无需将请求注册在队列中。存储器控制核心122可指示机器学习核心123执行基于机器学习的检查。

非易失性存储器装置110可执行样本读取操作并且可将样本读取操作的结果发送到存储器接口块126作为第一样本信息spi1。存储器接口块126可将所接收的第一样本信息spi1提供给机器学习核心123作为第二样本信息spi2。

机器学习核心123可从内部存储器124收集状态信息si。状态信息si可包括关于非易失性存储器装置110或存储装置100的状态的信息。状态信息si可以是在内部存储器124中与映射表mt一起管理的元信息。

机器学习核心123可从装置信息存储部127收集第二装置信息di2。机器学习核心123可基于第二样本信息spi2、状态信息si和第二装置信息di2来执行基于机器学习的预期确定。例如，机器学习核心123可确定执行样本读取操作的存储器单元的预期错误数量。

可基于训练的机器学习模型来组织机器学习核心123。例如，(一个或多个)训练的机器学习模型可存储在非易失性存储器装置110中。机器学习核心123可加载并组织存储在非易失性存储器装置110中的机器学习模型(或模型中的适当模型)。

图2是示出根据本发明构思的示例性实施例的非易失性存储器装置110的框图。

参照图1和图2，在示例性实施例中，非易失性存储器装置110包括存储器单元阵列111、行解码器电路112、页缓冲器电路113、数据输入/输出电路114、通过-失败检查(pfc)电路115和控制逻辑电路116。

存储器单元阵列111包括多个存储器块blk1至blkz。在图2中，z是至少等于5的整数。然而，z的值不限于此。存储器块blk1至blkz中的每一个可包括多个存储器单元。存储器块blk1至blkz中的每一个可通过字线wl连接到行解码器电路112。

存储器块blk1至blkz中的每一个可通过多条位线bl连接到页缓冲器电路113。多个存储器块blk1至blkz可共同连接到多条位线bl。多个存储器块blk1至blkz中的存储器单元可具有相同的结构。

在示例性实施例中，存储器块blk1至blkz中的每一个可对应于擦除操作的单位。可针对每个存储器块擦除存储器单元阵列111的存储器单元。属于一个存储器块的存储器单元可被同时擦除。在示例性实施例中，每个存储器块可被划分为多个子块。多个子块中的每一个可以是擦除操作的单位。

行解码器电路112通过字线wl连接到存储器单元阵列111。行解码器电路112在控制逻辑电路116的控制下操作。行解码器电路112可对通过第一通道(例如，输入/输出通道)从控制器120接收的地址进行解码，并且可根据解码的地址来控制要施加到字线wl的电压。

页缓冲器电路113通过多条位线bl连接到存储器单元阵列111。页缓冲器电路113通过多条数据线dl与数据输入/输出电路114连接。页缓冲器电路113在控制逻辑电路116的控制下操作。

在写入操作中，页缓冲器电路113可存储要写到存储器单元的数据。页缓冲器电路113可基于所存储的数据对多条位线bl施加电压。在读取操作或与写入或擦除操作关联的验证读取操作中，页缓冲器电路113可感测位线bl的电压并且可存储感测的结果。

数据输入/输出电路114通过多条数据线dl与页缓冲器电路113连接。数据输入/输出电路114可通过第一通道将页缓冲器电路113所读取的数据输出到控制器120，并且可将通过第一通道从控制器120接收的数据提供给页缓冲器电路113。

在与写入操作或擦除操作关联的验证读取操作之后，通过-失败检查电路(pfc)115可从页缓冲器电路113接收感测结果。通过-失败检查(pfc)电路115可从所接收的感测结果对导通单元或截止单元的数量进行计数。通过-失败检查(pfc)电路115可根据所计数的值来确定通过或失败。确定的结果被提供给控制逻辑电路116。

控制逻辑电路116可通过第一通道从控制器120接收命令，并且可通过第二通道(例如，控制通道)从控制器120接收控制信号。控制逻辑电路116可响应于控制信号接收通过第一通道输入的命令，可将通过第二通道接收的地址路由至行解码器电路112，并且可将通过第一通道接收的数据路由至数据输入/输出电路114。

控制逻辑电路116可对所接收的命令进行解码并且可根据解码的命令来控制非易失性存储器装置110。在与写入操作或擦除操作关联的验证读取操作中，控制逻辑电路116可从通过-失败检查(pfc)电路115接收通过或失败确定结果。

图3是示出根据本发明构思的示例性实施例的第一存储器块blk1的图。

参照图2和图3，第一存储器块blk1可包括布置成行和列的多个存储器单元mc。各行中的存储器单元mc可连接到字线(例如，第一字线wl1至第八字线wl8)。各列中的存储器单元mc可连接到位线(例如，第一位线bl1至第八位线bl8)。

在示例性实施例中，用于选择性地控制存储器单元mc的选择晶体管可设置在第一存储器块blk1中。选择晶体管可由选择线的电压控制。选择线的电压可由行解码器电路112控制。

在示例性实施例中，存储器单元mc可以是晶体管，其阈值电压可通过写入操作或擦除操作而变化。当执行写入操作时，作为写入操作目标的存储器单元mc的阈值电压可增加。当执行擦除操作时，作为擦除操作目标的存储器单元mc的阈值电压可减小。存储器单元mc可以是闪存单元。存储器块blk1可具有nand闪存的结构。

连接到第一字线wl1至第八字线wl8之一的各存储器单元可对应于一个页。页可以是写入操作和读取操作的单位。在示例性实施例中，存储器块blk1至blkz中的每一个可具有如图3所示的相同结构。

图4是示出当数据被写到图3所示的存储器单元mc时阈值电压vth的示例的图。

在图4中，水平轴表示阈值电压vth，垂直轴表示存储器单元的数量。参照图2和图4，每个存储器单元mc可具有擦除状态e和第一编程状态p1至第七编程状态p7中的一个。每个状态可对应于存储器单元mc的阈值电压vth的分布范围。

图4所示的状态示出三个比特被写到一个存储器单元的示例。当n个比特(n是正整数)被写到一个存储器单元时，存储器单元mc可具有2^n个状态。

在数据被写到存储器单元mc之后，存储器单元mc的状态可如图4中实线所示彼此区分开。在数据被写到存储器单元mc之后由于各种因素，存储器单元mc的状态可能侵入到任何其它状态的范围中(以下称为“状态侵入”)，如图4中虚线所示。

例如，参照第一虚线dl1，具有擦除状态e的存储器单元的阈值电压可侵入到第一编程状态p1的范围中。当对与擦除状态e的存储器单元相邻的存储器单元(例如，连接到相邻不同字线的存储器单元)执行读取操作时，可能发生侵入。这种现象可被称为“干扰”。例如，当对所选存储器单元执行读取操作时，可能在与所选存储器单元相邻的存储器单元处发生干扰。

替代地，参照第二虚线dl2，具有第七编程状态p7的存储器单元的阈值电压可侵入到第六编程状态p6的范围中。当第七编程状态p7的存储器单元被放置不管(leftalone)时，可能发生这种侵入。这种现象可被称为“保持劣化(deteriorationofretention)”。

即使在第一编程状态p1至第六编程状态p6的存储器单元处也可能发生参照擦除状态e描述的干扰和参照第七编程状态p7描述的保持劣化。当状态侵入发生时，写到存储器单元mc的数据丢失。数据的丢失导致存储装置100和非易失性存储器装置110的可靠性降低。

为了防止这种问题或者降低这种问题发生的可能性，根据本发明构思的示例性实施例的存储装置100可在读取操作之后执行检查读取操作。检查读取操作可用于检查写到存储器单元mc的数据的可靠性是否由于各种因素(例如，干扰现象和保持劣化现象)而降低。

例如，根据本发明构思的示例性实施例的存储装置100可将实际检查和基于机器学习的检查组合，实际检查直接地和实际地检查写到存储器单元mc的数据的可靠性，基于机器学习的检查基于机器学习来确定预期可靠性。例如，在实际检查中，读取来自作为检查目标的存储器单元的实际数据，并且从实际读取的数据检测实际错误数量。即，实际检查的结果反映目标存储器单元中实际存在的错误数量。相反，在基于机器学习的检查中，收集的信息用于确定作为检查目标的存储器单元中的预期错误数量(而无需确定实际错误数量)。

与基于机器学习的检查相比，实际检查的结果具有相对高的可靠性，但是与基于机器学习的检查相比，执行实际检查花费相对长的时间。与实际检查相比，基于机器学习的检查的结果具有相对低的可靠性，但是与实际检查相比，执行基于机器学习的检查花费相对短的时间。

本发明构思的示例性实施例将实际检查和基于机器学习的检查组合。通过将实际检查和基于机器学习的检查组合，根据本发明构思的示例性实施例的存储装置100可形成、维持、并控制检查读取操作的可靠性与所需时间之间的平衡。即，本发明构思的示例性实施例提供了用于将实际检查和基于机器学习的检查组合以实现检查时间与检查准确度之间的折衷的装置和方法。

图5是示出根据本发明构思的示例性实施例的检查读取操作的示例的流程图。

参照图1和图5，在操作s110中，存储器控制核心122可选择检查策略。例如，存储器控制核心122可选择是否执行实际检查或者是否执行基于机器学习的检查。

当在操作s120中选择基于机器学习的检查时，执行操作s130。在操作s130中，存储装置100可执行样本读取操作。例如，存储器控制核心122可通过存储器接口块126将样本读取操作指示给非易失性存储器装置110。另外，存储器控制核心122可将基于机器学习的预期确定指示给机器学习核心123。

非易失性存储器装置110可对作为检查目标的存储器单元执行样本读取操作。作为检查目标的存储器单元连接到的字线可被称为检查目标字线。在示例性实施例中，在检查读取操作中，控制器120对所选存储器块中的第一检查目标字线执行实际检查，并对所选存储器块中的第二检查目标字线执行基于机器学习的检查。当关于第二检查目标字线之一的预期错误数量至少等于阈值时，控制器120还对这一条第二检查目标字线执行实际检查，如下面更详细描述的。控制器120还可基于来自于这一条第二检查目标字线的预期错误数量以及通过实际检查从这一条第二检查目标字线检测的实际错误数量，来调节第一检查目标字线的数量和第二检查目标字线的数量，如下面更详细描述的。非易失性存储器装置110可将样本读取操作的结果作为第一样本信息spi1提供给控制器核心121(例如，机器学习核心123)。

在操作s140中，机器学习核心123可通过执行基于机器学习的预期确定来确定预期错误数量。机器学习核心123可基于第二样本信息spi2、第二装置信息di2和状态信息si来执行基于机器学习的预期确定。机器学习核心123可确定被执行样本读取操作的存储器单元的预期错误数量。例如，机器学习核心123可通过使用样本读取操作的结果和存储装置100的信息基于机器学习来确定预期错误数量。机器学习核心123可将所确定的预期错误数量提供给存储器控制核心122。

当在操作s120中选择实际检查时，执行操作s150。在操作s150中，存储装置100可执行读取操作。例如，存储器控制核心122可通过存储器接口块126将读取操作指示给非易失性存储器装置110。

非易失性存储器装置110可对作为检查目标的存储器单元执行读取操作。作为检查目标的存储器单元连接到的字线可被称为检查目标字线。非易失性存储器装置110可将读取操作的结果提供给存储器接口块126作为数据data(参见图1)。

在操作s160中，存储器接口块126可对所接收的数据data执行纠错解码。当执行纠错解码时，存储器接口块126可从所接收的数据data检测错误数量。存储器接口块126可将所检测到的错误数量报告给存储器控制核心122。

存储器控制核心122可获得通过实际检查检测到的错误数量或通过基于机器学习的检查预期的错误数量。存储器控制核心122可通过使用实际检测的错误数量和/或预期的错误数量来评估写到非易失性存储器装置110的数据的可靠性。

当被执行检查读取操作的存储器块的可靠性为低时，存储器控制核心122可对该存储器块执行刷新操作。刷新操作可包括将存储器块的有效数据写到任何其它存储器块的回收(reclaim)操作。由于当执行刷新操作时重新写入数据，所以数据的可靠性被恢复。

图6是示出对作为检查目标的存储器单元执行样本读取操作的示例的图。

在图6中，水平轴表示阈值电压vth，垂直轴表示存储器单元的数量。

参照图1、图2和图6，可通过使用第一样本读取电压vsr1和第二样本读取电压vsr2来执行样本读取操作。当写到存储器单元mc的数据没有劣化时，第一样本读取电压vsr1可具有与擦除状态e的范围的中心对应的电平。

行解码器电路112可将第一样本读取电压vsr1施加到连接到作为检查目标的存储器单元的字线。页缓冲器电路113可感测通过第一样本读取电压vsr1导通或截止的存储器单元。

当写到存储器单元mc的数据没有劣化时，第二样本读取电压vsr2可具有与第七编程状态p7的范围的中心对应的电平。行解码器电路112可将第二样本读取电压vsr2施加到连接到作为检查目标的存储器单元的字线。页缓冲器电路113可感测通过第二样本读取电压vsr2导通或截止的存储器单元。

样本读取操作的结果可被提供给机器学习核心123作为第二样本信息spi2。在示例性实施例中，非易失性存储器装置110可对通过第一样本读取电压vsr1或第二样本读取电压vsr2导通或截止的存储器单元的数量进行计数。计数的结果可被提供给机器学习核心123作为第二样本信息spi2。

图7是示出对作为检查目标的存储器单元执行读取操作的示例的图。

在图7中，水平轴表示阈值电压vth，垂直轴表示存储器单元的数量。

参照图1、图2和图7，可通过使用第一读取电压vr1至第七读取电压vr7执行读取操作。第一读取电压vr1至第七读取电压vr7可具有在第一编程状态p1至第七编程状态p7的范围之间的电平。

行解码器电路112可将第一读取电压vr1至第七读取电压vr7施加到连接到作为检查目标的存储器单元的字线。页缓冲器电路113可感测通过第一读取电压vr1至第七读取电压vr7导通或截止的存储器单元。

根据感测的结果，页缓冲器电路113可识别存储器单元的状态并且可读取存储在存储器单元中的数据。非易失性存储器装置110可将从存储器单元读取的数据提供给存储器接口块126作为第一样本信息spi1。

存储器接口块126可从第一样本信息spi1的数据检测错误数量。存储器接口块126可将所检测到的错误数量提供给机器学习核心123作为第二样本信息spi2。

图8是示出关于机器学习核心123的信息的示例的图。

参照图1和图8，机器学习核心123可根据从存储器控制核心122接收的指令ins来执行基于机器学习的预期确定。对于基于机器学习的预期确定，机器学习核心123可接收第二装置信息di2、状态信息si和第二样本信息spi2。

第二装置信息di2可包括在制造非易失性存储器装置110时被决定的信息，例如非易失性存储器装置110在晶圆上的位置、制造非易失性存储器装置110的位置、非易失性存储器装置110的结构特性、非易失性存储器装置110的模型/类型、以及当制造非易失性存储器装置110时使用的工艺类型。

状态信息si可包括由于非易失性存储器装置110的使用而改变的信息，例如，被选为检查目标的存储器块(例如，包括作为检查目标的存储器单元的存储器块)的地址、被选为检查目标的存储器块被擦除的次数、被选为检查目标的字线(例如，诸如检查目标字线的连接到作为检查目标的存储器单元的字线)的地址、连接到被选为检查目标的字线的存储器单元被编程之后逝去的时间、先前对所选存储器块执行的读取操作的数量、在所选存储器块被编程之前所选存储器块处于擦除状态保持不变的时间/持续时间、当前温度、以及当前湿度。

机器学习核心123可基于第二装置信息di2、状态信息si和第二样本信息spi2来确定连接到被选为检查目标的字线的存储器单元中所存储的数据的预期错误数量。机器学习核心123可将指示预期错误数量的值ne提供给存储器控制核心122。

例如，由机器学习核心123执行的预期模型可被存储在非易失性存储器装置110中。机器学习核心123可基于机器学习来选择存储在非易失性存储器装置110中的预期模型之一。

图9是示出机器学习核心123为了确定预期错误数量而驱动的第一预期模型em1的示例的图。

在示例性实施例中，第一预期模型em1可基于深度学习，例如神经网络、人工神经网络(ann)、卷积神经网络(cnn)、或递归神经网络(rnn)。

参照图8和图9，第一预期模型em1包括第一输入节点in1至第四输入节点in4、第一隐藏节点hn1至第十隐藏节点hn10、以及输出节点on。输入节点的数量、隐藏节点的数量以及输出节点的数量可在构造神经网络时预先确定。

第一输入节点in1至第四输入节点in4形成输入层。第一隐藏节点hn1至第五隐藏节点hn5形成第一隐藏层。第六隐藏节点hn6至第十隐藏节点hn10形成第二隐藏层。输出节点on形成输出层。隐藏层的数量可在构造神经网络时预先确定，并且不限于图9所示的隐藏层的数量。

通过将第二装置信息di2、状态信息si和第二样本信息spi2量化而获得的值可被输入到第一输入节点in1至第四输入节点in4。各种类型的信息的值可被输入到不同的输入节点。每个输入节点的值在对该输入节点的值应用权重的情况下被传送至第一隐藏层的第一隐藏节点hn1至第五隐藏节点hn5。

第一隐藏节点hn1至第五隐藏节点hn5中的每一个的输入在对该输入应用权重的情况下被传送至第二隐藏层的第六隐藏节点hn6至第十隐藏节点hn10。第六隐藏节点hn6至第十隐藏节点hn10的输入在对第六隐藏节点hn6至第十隐藏节点的输入应用权重的情况下被传送至输出节点on。输出节点on的值可指示如上所述的预期的错误数量。

在机器学习中，可将输出节点on的值与实际错误数量进行比较。比较结果可通过反向传播应用于权重。当机器学习完成时，权重可被固定。机器学习核心123可通过使用固定的权重来确定预期错误数量。

图10是示出机器学习核心123为了确定预期错误数量而驱动的第二预期模型em2的示例的图。

在示例性实施例中，第二预期模型em2可基于决策树。参照图8和图10，第二预期模型em2包括根节点rn、第一分支节点bn1至第四分支节点bn4、以及第一叶节点ln1至第六叶节点ln6。根节点rn、第一分支节点bn1至第四分支节点bn4、以及第一叶节点ln1至第六叶节点ln6可通过分支来连接。

在根节点rn、第一分支节点bn1至第四分支节点bn4、以及第一叶节点ln1至第六叶节点ln6中的每一个中，可关于通过将第二装置信息di2、状态信息si和第二样本信息spi2量化而获得的值中的至少一个进行比较。根据比较的结果来选择连接到每个节点的多个分支之一。在下一分支节点连接到所选分支的情况下，可在下一分支节点处进一步执行比较。

在叶节点连接到所选分支的情况下，可选择叶节点的值的信息。例如，第一叶节点ln1至第六叶节点ln6的值可指示预期错误数量或预期错误数量的范围。替代地，第一叶节点ln1至第六叶节点ln6的值可指示存储在作为检查目标的存储器单元中的数据的可靠程度或劣化程度。

在机器学习中，所选叶节点的值可与实际错误数量(或可靠程度或劣化程度)进行比较。可通过反向传播对用于第一分支节点bn1至第四分支节点bn4的比较的值(例如，比较值)应用比较结果。当机器学习完成时，比较值可被固定。机器学习核心123可通过使用固定的比较值来确定预期错误数量(或可靠程度或劣化程度)。

图11是示出机器学习核心123为了确定预期错误数量而驱动的第三预期模型em3的示例的图。

在示例性实施例中，第三预期模型em3可基于支持向量机。在图11中，水平轴x和垂直轴y指示第二装置信息di2、状态信息si和第二样本信息spi2。例如，在使用总共n个信息的情况下，第三预期模型em3可n维地执行学习和预期。

参照图8和图11，在机器学习中，可根据第二装置信息di2、状态信息si和第二样本信息spi2来布置样本。例如，正方形形状的第一样本s1可指示与以下情况对应的样本：错误数量对应于第一值的情况、错误数量属于第一范围的情况、或者可靠性属于第一范围的情况或者劣化程度属于第一范围的情况。圆形形状的第二样本s2可指示与以下情况对应的样本：错误数量对应于第二值的情况、错误数量属于第二范围的情况、可靠性属于第二范围的情况、或者劣化程度属于第二范围的情况。

在机器学习中，可确定最远离第一样本s1并且也最远离第二样本s2的超平面hp。可在由第一样本s1限定的第一平面pp1与由第二样本s2限定的第二平面pp2之间确定超平面hp。

用于限定第一平面pp1的第一样本s1可以是第一支持向量sv1和第二支持向量sv2。用于限定第二平面pp2的第二样本s2可以是第三支持向量sv3和第四支持向量sv4。当机器学习完成时，第一平面pp1、第二平面pp2和超平面hp可被固定。

在基于机器学习的检查中，第三预期模型em3可针对超平面hp确定第二装置信息di2、状态信息si和第二样本信息spi2是否接近第一样本s1或第二样本s2。第三预期模型em3可根据确定结果来确定错误数量、错误范围、可靠性或劣化程度。

在参照图11描述的示例性实施例中，第三预期模型em3使用超平面hp。然而，本发明构思不限于此。例如，在示例性实施例中，第三预期模型em3可使用曲线，而不是超平面hp。另外，第三预期模型em3可通过使用三个或更多个样本来确定并使用平面或曲线。

图12是示出机器学习核心123为了确定预期错误数量而驱动的第四预期模型em4的示例的图。

在示例性实施例中，第四预期模型em4可基于线性回归模型。在图12中，水平轴x指示第二装置信息di2、状态信息si和第二样本信息spi2。垂直轴y指示预期错误数量。例如，在使用总共n个信息的情况下，第四预期模型em4可(n+1)维地执行学习和预期。

参照图8和图12，在机器学习中，样本sp可根据第二装置信息di2、状态信息si和第二样本信息spi2来布置。可生成遵循样本sp的预期线el。当机器学习完成时，遵循样本sp的预期线el可被固定。

在基于机器学习的检查中，第四预期模型em4可通过使用第二装置信息di2、状态信息si和第二样本信息spi2来获得垂直轴y的错误数量。

图13是示出在第一存储器块blk1中的存储器单元被划分为第一区域z1和第二区域z2的情况下确定存储器单元mc的预期错误数量的示例的图。

参照图1和图13，在示例性实施例中，针对每一组字线，存储器单元mc可被划分为第一区域z1和第二区域z2。每个区域可包括两条或更多条字线。存储器单元mc可连接到字线wl1至wl8和位线bl1至bl8。在机器学习中类似地检测到错误比特数的存储器单元可被分组在同一区域中。

机器学习核心123可共同确定连接到第一区域z1中的两条或更多条字线的存储器单元mc的预期错误数量。即，机器学习核心123可共同确定第一区域z1中的两条或更多条字线的预期错误数量。正在被确定预期错误数量的区域可被称为检查目标区域。另外，机器学习核心123可共同确定连接到第二区域z2中的两条或更多条字线的存储器单元mc的预期错误数量。即，机器学习核心123可共同确定第二区域z2中的两条或更多条字线的预期错误数量。通过共同确定预期错误数量，预期模型的大小和复杂度可降低。

图14是示出根据本发明构思的示例性实施例的检查读取操作的修改示例的流程图。

参照图5和图14，操作s210和操作s220与图5的操作s110和操作s120相同。

当在操作s220中执行基于机器学习的检查时，在操作s230和操作s240中，存储器控制核心122可通过使用机器学习核心123执行基于机器学习的检查。操作s230和操作s240可与图5的操作s130和操作s140相同。在操作s240中确定预期错误数量之后，执行操作s250。

在操作s250中，存储器控制核心122可确定预期错误数量是否至少等于第一阈值th1。例如，第一阈值th1可被设定为小于存储器接口块126可纠正的错误数量。当预期错误数量小于第一阈值th1时，存储器控制核心122可确定存储在作为检查目标的存储器单元中的数据的可靠性为高，并且可终止检查读取操作。

当预期错误数量不小于第一阈值th1时，存储器控制核心122可在操作s260和操作s270中执行实际检查。操作s260和操作s270可与图5的操作s150和操作s160相同。当预期错误数量足够大以至于无法确保数据的可靠性时，存储器控制核心122可通过额外地执行实际检查来更精确地检查作为检查目标的存储器单元的数据的可靠性。例如，当预期错误数量足够大使得它指示数据可靠性为低时，除了基于机器学习的检查之外，存储器控制核心122还可执行实际检查。

同样地，即使当在操作s220中选择实际检查时，也可在操作s260和操作s270中执行实际检查。在执行实际检查之后，执行操作s280。在操作s280中，存储器控制核心122可确定在实际检查中检测到的错误数量是否至少等于第二阈值th2。第二阈值th2可被设定为等于或小于存储器接口块126可纠正的错误数量。

当所检测到的错误数量小于第二阈值th2时，存储器控制核心122可确定存储在作为检查目标的存储器单元中的数据的可靠性为高，并且可终止检查读取操作。替代地，当所检测到的错误数量等于或大于第二阈值th2时，存储器控制核心122可确定存储在作为检查目标的存储器单元中的数据的可靠性为低。在这种情况下，执行操作s290。在操作s290中，存储器控制核心122可执行刷新操作。

图15是示出存储装置100执行检查读取操作的条件以及存储装置100选择实际检查的条件的示例的流程图。

参照图1、图2和图15，在操作s310中，存储器控制核心122可生成随机数。例如，存储器控制核心122可生成分别与非易失性存储器装置110的刷新操作的单位(即，存储器块blk1至blkz)对应的随机数。

在操作s315中，存储器控制核心122可生成读取请求。例如，存储器控制核心122可根据外部主机装置的请求或内部指定的计划表来生成读取请求。读取请求可包括指示从非易失性存储器装置110的存储器块blk1至blkz中选择的存储器块中的所选字线的地址。

存储器控制核心122可通过第二请求req2和第三请求req3向非易失性存储器装置110发送读取请求。在操作s320中，非易失性存储器装置110可对连接到所选存储器块的所选字线的存储器单元执行读取操作。

当执行读取操作时，在操作s325中，存储器控制核心122可增加与所选存储器块对应的第一计数cnt1。例如，存储器控制核心122可管理分别与非易失性存储器装置110的存储器块blk1至blkz对应的第一计数。当对所选存储器块执行读取操作时，存储器控制核心122可增加与所选存储器块对应的第一计数cnt1。例如，可对对存储器块blk1至blkz中的每一个执行的读取操作的数量进行计数。

在操作s330中，存储器控制核心122可确定所选存储器块的第一计数cnt1是否已达到与所选存储器块对应的随机数。当第一计数cnt1还未达到随机数时，不执行检查读取操作。当生成随后的读取请求时，存储器控制核心122可执行操作s315至操作s325。

当第一计数cnt1已达到随机数时，执行检查读取操作。为了执行检查读取操作，存储器控制核心122可选择检查策略(图5的操作s110或图14的操作s210)。在操作s335中，存储器控制核心122可确定第二计数cnt2是否已达到第三阈值th3。

例如，存储器控制核心122可管理分别与非易失性存储器装置110的存储器块blk1至blkz对应的第二计数。在选择所选存储器块的检查策略时，存储器控制核心122可将所选存储器块的第二计数cnt2与第三阈值th3进行比较。

当第二计数cnt2还未达到第三阈值th3时，在操作s340中，选择基于机器学习的检查。在操作s345中，存储器控制核心122可使所选存储器块的第二计数cnt2增加。

当第二计数cnt2已达到第三阈值th3时，在操作s350中，选择实际检查。在操作s355中，存储器控制核心122可重置第二计数cnt2(例如，第二计数cnt2可被重置为“0”)。

在执行参照图5或图14描述的检查读取操作之后或之前，在操作s360中，存储器控制核心122可重置第一计数cnt1。另外，存储器控制核心122可重新生成与所选存储器块对应的随机数。当生成随后的读取请求时，存储器控制核心122可执行操作s315至操作s325。

在示例性实施例中，当执行读取操作之后的检查读取操作时，可根据针对读取操作选择的存储器单元的位置来选择作为检查读取操作目标的存储器单元。例如，连接到与所选字线相邻的邻近字线的存储器单元可被选为检查读取操作的目标。

图16是示出根据图15的方法在特定存储器块中执行读取操作和检查读取操作的示例的图。

在图16中，水平轴表示时间t。另外，空心圆指示随着时间t过去而执行的读取操作。包括斜线的圆指示随着时间t逝去而执行的检查读取操作，更具体地，指示基于机器学习的检查。包括点的圆指示随着时间t过去而执行的检查读取操作，更具体地，指示实际检查。

参照图1、图15和图16，对于特定存储器块在检查读取操作之间执行的读取操作的数量由随机数确定。当执行检查读取操作时，更新随机数。因此，检查读取操作之间的间隔可以是随机间隔。

在实际检查之间执行的基于机器学习的检查的数量由第三阈值th3确定。例如，第三阈值th3可被设定为2。因此，在检查读取操作中，可按照第三阈值th3的间隔周期性地执行实际检查。

如参照图15所述，对连接到与先前刚执行的读取操作的所选字线相邻的邻近字线的存储器单元执行检查读取操作。因此，根据本发明构思的示例性实施例的检查读取操作可被称为“随机间隔邻近检查(rinc)”。

图17是示出根据本发明构思的示例性实施例的自适应地控制检查读取操作的方法的示例的流程图。

参照图1、图14和图17，在操作s410中，存储器控制核心122可计算在实际检查中检测到的错误与在基于机器学习的检查中预期的错误之间的差，例如，所检测到的错误数量与预期的错误数量之间的差。

如参照图14所述，当从作为检查目标的存储器单元预期的错误数量不小于第一阈值th1时，对作为检查目标的存储器单元执行实际检查，并且检测错误数量。因此，可关于作为检查目标的存储器单元计算所检测到的错误数量与预期的错误数量之间的差。

在示例性实施例中，当实际检查被选为检查策略(参考图5的操作s110或图14的操作s210)时，存储器控制核心122可指示机器学习核心123对作为检查目标的存储器单元执行基于机器学习的检查。存储器控制核心122可获得所检测到的错误数量和预期的错误数量并且可计算差。

在操作s420中，存储器控制核心122可确定预期错误数量是否大于所检测到的错误数量。例如，存储器控制核心122可确定预期错误数量是否比所检测到的错误数量大至少第四阈值th4那么多。第四阈值th4可被设定为存储器接口块126可纠正的错误数量的特定比率(例如，10％或20％)。

当预期错误数量比所检测到的错误数量大至少第四阈值th4那么多时，存储器控制核心122可确定错误数量被基于机器学习的检查过度预期。通过在操作s430中增加第一阈值th1，存储器控制核心122可提升利用实际检查验证基于机器学习的检查的条件。此后，终止第一阈值th1的更新。

当预期错误数量不比所检测到的错误数量大至少第四阈值th4那么多时，执行操作s440。在操作s440中，存储器控制核心122可确定预期错误数量是否小于所检测到的错误数量。例如，存储器控制核心122可确定预期错误数量是否比所检测到的错误数量小至少第五阈值th5那么多。第五阈值th5可被设定为存储器接口块126可纠正的错误数量的特定比率(例如，10％或20％)。

当预期错误数量比所检测到的错误数量小至少第五阈值th5那么多时，存储器控制核心122可确定错误数量被基于机器学习的检查预期的太小。通过在操作s450中减小第一阈值th1，存储器控制核心122可降低利用实际检查验证基于机器学习的检查的条件。此后，终止第一阈值th1的更新。

当预期错误数量不比所检测到的错误数量小至少第五阈值th5那么多时，执行操作s460。在操作s460中，存储器控制核心122可维持第一阈值th1。此后，终止第一阈值th1的更新。

如参照图17所述，存储器控制核心122可应用机器学习核心123的预期的可靠性以调节第一阈值th1。即，可通过更新第一阈值th1来补偿机器学习核心123的预期错误。

图18是示出根据本发明构思的示例性实施例的自适应地控制检查读取操作的方法的示例的图。

在图18中，水平轴表示时间t。另外，空心圆指示随着时间t过去而执行的读取操作。包括斜线的圆指示随着时间t逝去而执行的检查读取操作，更具体地，指示基于机器学习的检查。包括点的圆指示随着时间t过去而执行的检查读取操作，更具体地，指示实际检查。

参照图1、图17和图18，存储器控制核心122可计算预期错误数量与所检测到的错误数量之间的差(例如，差的绝对值)(参考图17的操作s410)。

当所计算的差小于第六阈值th6时，存储器控制核心122可确定基于机器学习的检查的可靠性为高，并且可增加第三阈值th3。例如，第三阈值th3可从2增加到3。即，实际检查的执行频率减小。第六阈值th6可被设定为存储器接口块126可纠正的错误数量的特定比率(例如，5％或10％)。

当所计算的差大于第七阈值th7时，存储器控制核心122可确定基于机器学习的检查的可靠性为低，并且可减小第三阈值th3。例如，第三阈值th3可从2减小到1。即，实际检查的执行频率增加。第七阈值th7可被设定为存储器接口块126可纠正的错误数量的特定比率(例如，10％或20％)。

图19是示出基于机器学习的检查和实际检查被同时执行的示例的流程图。

参照图1和图19，在操作s510中，存储器控制核心122可选择分配给基于机器学习的检查的第一字线。例如，存储器控制核心122可选择与被执行读取操作的所选字线相邻的邻近字线中的一部分作为第一字线。

在操作s520中，存储器控制核心122可选择分配给实际检查的第二字线。例如，存储器控制核心122可选择与被执行读取操作的所选字线相邻的其余邻近字线作为第二字线。

在操作s530中，存储器控制核心122可请求非易失性存储器装置110对连接到第一字线的存储器单元执行样本读取操作。此后，存储器控制核心122可请求机器学习核心123对连接到第一字线的存储器单元执行基于机器学习的检查。

在操作s540中，机器学习核心123可通过对连接到第一字线的存储器单元执行基于机器学习的预期确定来确定预期错误数量。机器学习核心123可将预期错误数量提供给存储器控制核心122。

在操作s550中，存储器控制核心122可请求非易失性存储器装置110对连接到第二字线的存储器单元执行读取操作。在操作s560中，存储器接口块126可通过对从非易失性存储器装置110读取的数据执行纠错解码来检测实际错误数量。

如参照图13所述，可针对与一组字线对应的每个区域执行基于机器学习的检查。如参照图14所述，当预期错误数量不小于第一阈值th1时，可对被执行基于机器学习的检查的存储器单元进一步执行实际检查。

如参照图14所述，当在实际检查中检测到的错误数量不小于第二阈值th2时，可对作为检查读取操作目标的所选存储器单元执行刷新操作。

如参照图15和图16所述，可按照随机间隔执行检查读取操作。如参照图17所述，存储器控制核心122可根据预期错误数量与所检测到的错误数量之间的差来调节第一阈值th1。

另外，存储器控制核心122可根据预期错误数量与所检测到的错误数量之间的差来调节第一字线的数量与第二字线的数量的比率。例如，当差(例如，差的绝对值)小于特定阈值时，存储器控制核心122可增加第一字线的数量并且可减少第二字线的数量。

当差(例如，差的绝对值)大于特定不同阈值时，存储器控制核心122可减少第一字线的数量并且可增加第二字线的数量。

在上述示例性实施例中，根据本发明构思的示例性实施例的组件使用块来描述。块可利用诸如集成电路、专用集成电路(asic)、现场可编程门阵列(fpga)、复杂可编程逻辑器件(cpld)的各种硬件装置、硬件装置中驱动的固件，诸如应用的软件，或者硬件装置和软件的组合来实现。另外，块可包括利用集成电路中的半导体元件实现的电路或知识产权(ip)块。

在本发明构思的领域中传统的是，在功能块、单元和/或模块方面描述并在附图中示出示例性实施例。本领域技术人员将理解，这些块、单元和/或模块由诸如逻辑电路、分立组件、微处理器、硬连线电路、存储器元件、布线连接等的电子(或光学)电路物理地实现，其可使用基于半导体的制造技术或其它制造技术来形成。在由微处理器或类似物实现块、单元和/或模块的情况下，可使用软件(例如，微码)对它们进行编程以执行本文中所讨论的各种功能并且可选地可由固件和/或软件驱动它们。替代地，每个块、单元和/或模块可由专用硬件实现，或者被实现为执行一些功能的专用硬件与执行其它功能的处理器(例如，一个或多个编程的微处理器和关联的电路)的组合。

根据本发明构思的示例性实施例，通过将与实际检查相比花费相对短的时间量的基于机器学习的检查和与基于机器学习的检查相比花费相对长的时间量的实际检查组合来执行可靠性检查。通过将基于机器学习的检查与实际检查组合，提供了一种更准确地且有效地检测错误的改进的存储装置以及操作这种存储装置的改进的方法。因此，提供了一种可在减少的时间量期间执行可靠性检查的存储装置以及该存储装置的操作方法。

尽管参照本发明构思的示例性实施例具体地示出和描述了本发明构思，但本领域普通技术人员将理解，在不脱离所述权利要求中所阐述的本发明构思的精神和范围的情况下，可进行各种形式和细节上的改变。