高速数据接口的高电压保护的制作方法

在一些方面，本公开涉及用于存储器卡接口的保护电路。更具体但并非排他性地，本公开涉及用于多协议存储器卡的数据接口的高电压保护。

背景技术：

结合有非易失性存储器(nvm)(诸如，闪存nand存储器)的固态设备(ssd)，正在替代或补充传统的旋转硬盘驱动器，以用于针对许多消费者或工业电子器件和计算机的海量存储。一个示例性ssd是诸如安全数字(sd)卡等的闪存存储器卡。一些闪存存储器卡可支持一个或多个数据接口标准，例如sd接口和pcie(外围组件互连高速)接口。为不同通信协议提供多个数据接口的存储器卡可被称为多协议存储器卡。多协议存储器卡的每个数据接口具有用于数据输入和输出的连接器端子(例如，焊盘或触点)。主机计算设备可通过支持一个或多个数据接口标准的存储器卡接口(例如，存储器卡槽)与多协议存储器卡通信。

存储器卡槽具有当存储器卡被插入存储器卡槽中时与存储器卡的连接器端子物理连接的触点、引脚或连接器。在一些示例中，存储器卡槽仅支持多协议存储器卡的数据接口中的一者上的数据通信。在这种情况下，主机和/或存储器卡槽可上拉对应于未使用的数据接口的存储器卡的连接器端子。然而，存储器卡的不同数据接口可具有不同的标称工作电压，并且施加到未使用的连接器端子的上拉电压可能过高并且可导致对存储器卡接口电路的损坏。

技术实现要素：

下文呈现了对本公开的一些方面的简要概述，以提供对这些方面的基本理解。该概述并不是对本公开的所有设想特征的广泛概述，并且既不旨在标识本公开的所有方面的关键或重要元素，也不旨在描绘本公开的任何或所有方面的范围。其唯一目的是以简化形式呈现本公开的一些方面的各种概念，以作为稍后呈现的更详细描述的序言。

本公开的一个方面提供了一种数据存储装置，其包括非易失性存储器(nvm)、第一通信接口、第二通信接口和接口保护组件。第一通信接口被配置为使用第一协议和第一供电电压来提供对nvm的访问。第二通信接口被配置为使用不同于第一协议的第二协议和第二供电电压来提供对nvm的访问。接口保护组件被配置为控制第二通信接口的供电电压轨处的电压，使得第二通信接口的多个连接器端子处的电压低于第一供电电压。

本公开的另一方面提供了一种操作数据存储装置的方法，该数据存储装置包括使得能够使用不同协议进行通信的第一通信接口和第二通信接口。数据存储装置从主机接收用于操作第一通信接口的第一供电电压。数据存储装置控制第二通信接口的供电电压轨处的电压，使得第二通信接口的多个连接器端子处的电压低于第一供电电压。

本公开的另一方面提供了一种用于数据存储装置的接口电压保护电路，该数据存储装置包括使得能够使用不同协议进行通信的第一通信接口和第二通信接口。接口电压保护电路包括控制电路，该控制电路被配置为接收用于操作第一通信接口的第一供电电压。接口电压保护电路还包括与控制电路操作地连接的下拉电路，该下拉电路被配置为下拉第二通信接口的供电电压轨处的电压，使得第二通信接口的多个连接器端子处的电压低于第一供电电压。

本公开的另一方面提供了一种数据存储装置，其包括非易失性存储器(nvm)、第一通信装置、第二通信装置和接口保护装置。第一通信装置被配置为使用第一协议和第一供电电压来提供对nvm的访问。第二通信装置被配置为使用不同于第一协议的第二协议和第二供电电压来提供对nvm的访问。接口保护装置被配置为控制第二通信装置的供电电压轨处的电压，使得第二通信装置的多个连接器端子处的电压低于第一供电电压。

通过阅读随后的详细描述，将更全面地理解本公开的这些和其他方面。通过阅读以下结合附图对本公开的具体实施方式的描述，本公开的其他方面、特征和具体实施对于本领域普通技术人员而言将变得显而易见。尽管可以相对于下文的某些具体实施和附图来讨论本公开的特征，但本公开的所有具体实施可以包括本文所讨论的有利特征中的一者或多者。换句话讲，尽管可以将一个或多个具体实施讨论为具有某些有利特征，但也可以根据本文所讨论的本公开的各种具体实施使用这些特征中的一者或多者。类似地，尽管某些具体实施在下文可以作为设备具体实施、系统具体实施或方法具体实施来讨论，但应当理解，此类具体实施可以在各种设备、系统和方法中实现。

附图说明

下面参考附图中示出的具体方面包括了更具体的描述。应当理解，这些附图仅描绘了本公开的某些方面，因此不应被认为是对其范围的限制，通过使用附图，以附加的特异性和细节描述和解释了本公开，在附图中：

图1示出了根据本公开的一个或多个方面的多协议存储器卡的示例。

图2示出了根据本公开的一个或多个方面的与存储器卡槽耦合的图1的多协议存储器卡。

图3示出了根据本公开的一个或多个方面的包括高电压接口保护块的多协议存储器卡。

图4示出了根据本公开的一个或多个方面的高电压接口保护块。

图5示出了根据本公开的一个或多个方面的高电压接口保护块的第一硬件具体实施。

图6示出了根据本公开的一个或多个方面的高电压接口保护块的第二硬件具体实施。

图7示出了根据本公开的一个或多个方面的用于保护存储器卡接口免受高电压的示例性过程。

图8是示出根据本公开的一个或多个方面的示例性多协议存储器卡的框图。

具体实施方式

在以下具体实施方式中，参考了构成该具体实施方式的一部分的附图。除了以上描述的例示性方面、方面和特征之外，通过参考附图和以下具体实施方式，另外的方面、方面和特征将变得显而易见。每个图中的元件的描述可以参考前面的图的元件。相似的数字可以指代附图中的相似的元件，包括相似的元件的替代方面。

本公开在一些方面涉及用于为多协议存储器卡的数据接口提供过电压保护的各种装置、系统、方法和介质。多协议存储器卡具有与不同数据接口相关联的连接器端子。在一个示例中，多协议存储器卡可具有用于安全数字(sd)接口和外围组件互连高速(pcie)接口的连接器端子。在其他示例中，存储器卡可支持其他接口标准。

出于示例的目的，在包括nand存储器技术的存储器卡的上下文中描述本公开的各个方面。nand设备在本文中可被称为nand闪存存储器、nand存储器设备、nand闪存或nand。一般来讲，nand设备是一种非易失性存储器，其与更常规的存储器平台相比具有高存储密度、快速存取时间、操作中的低功率要求及有利的抗冲击性。原始nand设备可配备(例如，配置)有串行接口，诸如开放nand闪存接口(onfi)、通用闪存存储器接口(cfi)等。nand设备可被配置为离散的存储器芯片，或与控制器一起封装以形成安全数字(sd)存储器卡、多媒体卡(mmc)或固态盘。nand设备可配置有单个快闪裸芯片或多个裸芯片。除了存储器单元之外，nand设备还可包括其他组件，诸如控制/地址逻辑组件、i/o组件和数据寄存器组件。应当理解，本文的教导内容也适用于其他形式的存储器(例如，除nand设备之外的nvm)。

主机计算设备可具有被配置为接纳存储器卡的存储器卡槽或插口(例如，sd卡槽)。存储器卡槽可具有被定位成与存储器卡的对应连接器端子物理配合的接触引脚。主机计算设备或存储器卡槽可向未被主机使用或支持的数据接口的连接器端子施加上拉电压。在一些示例中，上拉电压可高于未使用的接口的电压容限水平。鉴于上述缺陷，本公开在一些方面涉及用于控制未使用的数据接口的供电电压以保护未使用的数据接口免受主机计算设备或存储器卡槽所施加的高上拉电压的装置和方法。现在将结合图1至图7更详细地描述本公开的这些方面和其他方面。

示例性存储器卡

图1示出了多协议存储器卡100的一个方面，其包括主机接口102、非易失性存储器(nvm)104以及通信地耦合到主机接口102和nvm104的控制器106。在本公开的一个方面，nvm104可包括nand闪存存储器或其他非易失性存储器。控制器106用作nvm104和主机接口102之间的接口，其可连接到主机设备的存储器卡接口或存储器卡槽。控制器106控制存储器卡100的各种操作，例如用于将数据存储到nvm104和从其读取数据。控制器106可包括任何类型的处理设备，诸如微处理器、微控制器、嵌入式控制器、逻辑电路、软件、固件等，以用于控制存储器卡100的操作。在各种方面，控制器106通过主机接口102从主机设备108处接收命令，并且执行该命令，以在主机设备108与nvm104之间传输数据。因此，每个命令导致执行/进行相关联的操作(例如，读取操作、写入/编程操作、擦除操作等)。此外，控制器106可执行内部操作，诸如垃圾回收操作、数据完整性操作和损耗均衡操作。

nvm104可由一个或多个非易失性存储器裸芯片(例如，闪存存储器裸芯片)构成。如本文所述，术语管芯指的是在单个半导体基板上形成的一组非易失性存储器单元，以及用于管理那些非易失性存储器单元的物理操作的相关联的电路。控制器106可从nvm104检索数据，并且经由主机接口102将数据发送到主机设备108。在一些示例中，主机设备可以是计算设备、个人计算机、便携式计算机、或工作站、服务器、个人数字助理、数码相机、数字电话等。在本公开的一些方面，控制器106可支持多个通信协议(例如，sd接口和pcie接口)并且执行nvm104的所有必要的控制操作，诸如读取、写入、擦除、格式化等。

主机接口102被配置为使用用于不同通信协议的不同数据接口来与主机108通信。主机接口102提供用于电耦合到各种主机设备(例如，主机108)的多个物理连接器。在一些方面，连接器可使用连接器端子来实现，其可包括提供设备之间的可移除耦合的引脚、焊盘或进行电连接的其他合适的装置。在本公开的一个方面，主机接口102具有第一组接口连接器端子110(接口1)和第二组接口连接器端子112(接口2)。在一个示例中，主机108可使用第一接口(接口1)使用sd通信协议来访问存储器卡100，并且使用第二接口(接口2)使用pcie通信协议来访问存储器卡100。然而，主机接口102不限于sd接口或pcie接口。在本公开的一些方面，主机接口102可支持其他类型的通信接口，诸如集成驱动电子(ide)接口、通用串行总线(usb)接口、串行外设(sp)接口、高级技术附件(ata)接口、小型计算机系统接口(scsi)、ieee1394(火线)接口等。在一些方面，存储器卡100可包括或可以是固态设备(ssd)。

图2概念性地示出了根据本公开的一个方面的多协议存储器卡100和存储器卡槽200。在一些方面，存储器卡槽200可为图1的主机108的一部分。在一些其他方面，存储器卡槽200可包括在通过数据连接(例如，usb连接、wifi连接)通信地连接到主机108的读卡器(未示出)中。在该示例中，多协议存储器卡100提供两个数据接口，示出为包括第一接口连接器端子110的接口1和包括第二接口连接器端子112的接口2。接口1和接口2被配置用于不同的通信协议。在一些方面，接口1可以是sd接口，并且接口2可以是pcie接口。

存储器卡槽200具有被配置为与存储器卡100的接口1(例如sd接口)耦合的接触引脚202。当存储器卡100被插入存储器卡槽200时，接口1的连接器端子110与存储器卡槽的相应接触引脚202接触。尽管为简洁起见未示出，但存储器卡槽200可具有与接口2的连接器端子112接触的其他接触引脚。在该示例中，存储器卡100使用接口1(例如，sd接口)经由存储器卡槽200与主机进行通信，但主机或存储器卡槽不使用或不支持接口2(例如，pcie接口)。虽然接口2不用于数据通信，但主机或存储器卡槽200可向第二接口连接器端子112施加上拉或下拉电压。在一些方面，接口1和接口2使用不同的供电电压。例如，在一个方面，接口1使用3.3v供电电压，并且接口2使用1.8v供电电压。在这种情况下，当主机或存储器卡槽向接口2的连接器端子112施加3.3v上拉电压(vcc)时，接口2的输入和输出电路可因此经受高于接口2的电压容限水平的电压。

在一些示例中，可将突返静电放电(esd)保护电路等连接到接口的输入/输出连接，以提供esd保护。如果高速接口引脚(例如，接口2)需要承受3.3v的电压，则可使用突返esd保护方案。然而，突返esd保护电路可引入显著的电容并恶化通信性能(例如，信令速度)。在一些示例中，可将电压限制器电路等连接到接口的输入/输出连接，以提供过电压保护或高电压保护。然而，电压限制器解决方案仍可能不利地影响接口的通信性能。

示例性高电压保护电路

图3概念性地示出了根据本公开的一些方面的具有高电压接口保护块300的多协议存储器卡100。如上文关于图1和图2所述，当存储器卡100被插入存储器卡槽200中时，接口2(例如，pcie接口)可不用于通信。接口2的示例性输入-输出电路302在图3中示出。在一些方面，输入输出电路302可以是接口2的物理层(phy)部分的一部分。在图3中，概念性地示出了四个示例性输出缓冲器304，它们相应的二极管钳位电路306连接在phy供电电压轨与接地基准(接地)之间。输出缓冲器304的输出可连接到对应的接口连接器端子112。在一些方面，输入输出电路302可具有输出和输入的任何组合。

当接口2未使用时，接口2的输出和/或输入(接口连接器端子112)被上拉至接口1的供电电压(vcc1)。在一些方面，接口1可以是使用3.3v作为供电电压的sd接口。在图3中，输出缓冲器304的所有输出经由相应的上拉电阻器308被上拉至vcc1。高电压接口保护块300被配置为控制或限制接口2的输入和输出处的电压。为此，高电压接口保护块300连同二极管钳位电路306下拉输出电路302的phy供电电压轨307上的电压，使得接口2的输入和输出电压低于接口2的电压容限水平。例如，缓冲器304的输出处的电压可保持在比phy供电电压轨处的电压高约一个二极管压降的电压。例如，一个二极管压降可为约0.6v至0.7v。因此，如果phy供电电压轨307处的电压为约0v或接地，则接口2的输入和输出处的电压可保持在约0.6v至0.7v。在本公开的其他方面，高电压接口保护块300可将接口2的输入和输出处的电压设定为低于接口2的电压容限水平的任何期望值。

图4示出了包括phy供电电压控制块402和下拉块404的高电压接口保护块300的一个方面。phy供电电压控制块402被配置为基于接口1的供电电压(vcc1)和模式信号来控制(例如，激活或停用)下拉块404。phy供电电压控制块402可以任何类型的硬件、软件和/或固件来实现。如上所述，接口1可以是由存储器卡100用于经由存储器卡槽200与主机进行通信的sd接口。下拉块404在被启用或激活时被配置为下拉接口2的phy供电电压轨处的电压。在一个示例中，接口2可以是pcie接口。模式信号控制phy供电电压控制块402以启用或禁用下拉块404。例如，模式信号可被设置为第一状态和第二状态。当模式信号处于第一状态(例如，启用或“导通”状态)时，phy供电电压控制块402激活下拉块404。当模式信号处于第二状态(例如，禁用或“断开”状态)时，phy供电电压控制块404停用下拉块404。当下拉块404被启用或导通时，其下拉phy供电电压轨307(见图3)处的电压。当下拉框404被禁用或断开时，其不会下拉phy供电电压轨307处的电压。

下拉电路的示例

图5示出了包括phy供电电压控制块502和下拉块504的高电压接口保护块500的示例。phy供电电压控制块502包括串联在vcc1与接地之间的弱上拉电阻器506和第一晶体管m1508。vcc1是当存储器卡被插入存储器卡槽中时由主机提供的接口1的供电电压。在一个方面，当接口1是sd接口时，vcc1可以是3.3v。下拉块504包括连接在phy供电电压轨(在图3中示出为phy供应)与接地基准之间的第二晶体管m2510。第二晶体管m2的栅极或控制端子被弱上拉电阻器506上拉至vcc1。在一个示例中，弱上拉电阻器506可具有约50k欧姆的电阻。在一个方面，phy供电电压轨处的电压是接口2的phy供电电压。在一些示例中，接口2可以是pcie接口。在一些方面，晶体管m1和m2可以是p型晶体管(例如，p型金属氧化物半导体场效应晶体管(mosfet))。在一些方面，晶体管m1和m2可由其他类型的开关代替。

当存储器卡100被插入仅支持使用接口1(例如，sd接口)进行数据通信的存储器卡槽200中时，接口1的供电电压(vcc1)可由主机提供。例如，对于sd接口，vcc1可以是3.3v。模式信号512最初可处于低电平(例如，状态“0”)，因为主机或存储器卡槽未提供vcc2。当模式信号处于低电平时，第一晶体管m1截止。同时，供电电压vcc1使第二晶体管m2的栅极电压斜升，并且因此导通第二晶体管m2。当第二晶体管m2导通时，phy供电电压轨处的电压被下拉。可基于期望的钳位电压和外部上拉电阻器(例如，电阻器308)的值来确定第二晶体管m2的尺寸。一般来讲，较大的第二晶体管m2可提供较大的下拉电流，该较大的下拉电流在整个外部上拉电阻器上产生更大的压降，从而导致接口2的输入和输出处的电压较低。当主机向反相器514提供vcc2和使能信号而不是vcc1时，模式信号512变为导通第一晶体管m1的高电平信号(例如，状态“1”)。当第一晶体管m1导通时，第二晶体管m2的栅极电压被下拉。因此，第二晶体管m2截止，并且phy供电电压轨处的电压未被下拉。

图6示出了包括phy供电电压控制块602和下拉块604的高电压接口保护块600的示例。phy供电电压控制块602包括串联在vcc1与接地基准之间的弱上拉电阻器606、第一晶体管m1608和第二晶体管m2610。在一个示例中，弱上拉电阻器606可具有约50k欧姆的电阻。vcc1是当存储器卡被插入存储器卡槽中时由主机提供的接口1的供电电压。在一个方面，当接口1是sd接口时，vcc1可以是3.3v。下拉块604包括连接在phy供电电压轨与接地之间的第三晶体管m3612。在一方面，phy供电电压轨接收接口2的phy供电电压。在一些示例中，接口2可以是pcie接口。在一些方面，第一晶体管m1可以是n型晶体管(例如，n型mosfet)，并且晶体管m2和m3可以是p型晶体管(例如，p型mosfet)。

当存储器卡被插入仅支持使用接口1(例如sd接口)进行数据通信的存储器卡槽中时，主机将提供接口1的供电电压(vcc1)。例如，对于sd接口，vcc1可以是3.3v。模式信号614最初处于低电平(例如，状态“0”)，因为主机或存储器卡槽未提供vcc2。当模式信号处于低电平时，第一晶体管m1导通，第二晶体管m2截止。同时，供电电压vcc1(例如，3.3v)使第三晶体管m3的栅极电压斜升，并且因此导通第三晶体管m3。当第三晶体管m3导通时，phy供电电压轨处的电压被下拉。可基于期望的钳位电压和外部上拉电阻器(例如，电阻器308)的值来确定第三晶体管m3的尺寸。一般来讲，较大的第三m3晶体管可提供较大的下拉电流，该较大的下拉电流在整个外部上拉电阻器上产生更大的压降。当主机向反相器616提供vcc2和使能信号而不是vcc1时，模式信号614变为截止第一晶体管m1并导通第二晶体管m2的高电平信号(例如，状态“1”)。因此，第三晶体管m3截止，并且phy供电电压未被下拉。

第一示例性过程

图7示出了根据本公开的一些方面的用于保护存储器卡接口免受高电压的过程700。过程700可在多协议存储器卡100或一些其他合适的装置内发生。当然，在本公开范围内的各个方面，过程700可由能够支持存储器卡接口保护相关操作的任何合适的装置来实现。

在框702处，存储器卡100从主机接收用于操作第一通信接口(接口1)的第一供电电压。第一供电电压用于操作第一通信接口。在一个示例中，第一通信接口可以是sd接口，并且第一供电电压可以是3.3v。在一些方面，第一通信接口可以是上文关于图1至图6描述的接口1，并且主机可以是图1的主机108。

存储器卡100可被插入包括在主机中的存储器卡槽200中。在一些示例中，存储器卡槽可包括在经由数据连接(例如，usb连接或wifi连接)通信地连接到主机的存储器读卡器中。在一些方面，存储器卡槽200可仅支持第一通信接口(例如，sd接口)，而不支持在存储器卡100上也可用的第二通信接口(例如，pcie接口)。当存储器卡100被插入此类存储器卡槽中时，存储器卡槽可上拉或下拉第二通信接口(接口2)的连接器端子。

在框704处，存储器卡100控制第二通信接口的供电电压轨处的电压，使得第二通信接口的多个连接器端子处的电压低于第一供电电压或期望的电压容限水平。在一些方面，第二通信接口的供电电压轨可以是第二通信接口的phy供电电压轨。存储器卡100可使用高电压接口保护块300来控制phy供电电压轨处的电压，如以上文关于图4至图6所述。例如，存储器卡100通过多个二极管钳位电路306(见图3)下拉第二通信接口的phy供电电压轨处的电压。例如，当phy供电电压轨处的电压保持在接近接地时，第二通信接口的连接器端子处的电压是高于接地的一个二极管压降。

图8是示出根据本公开的一个或多个方面的示例性多协议存储器卡800的框图。多协议存储器卡800包括非易失性存储器(nvm)802、第一通信装置804、第二通信装置806和接口保护装置808。在一个方面，第一通信装置804可由第一组接口连接器端子110(参见图1)来实现，该第一组接口连接器端子被配置为使用第一协议和第一供电电压来提供对nvm802的访问。nvm802可以是闪存存储器。在一个方面，第二通信装置806可由第二组接口连接器端子112(参见图1)来实现，该第二组接口连接器端子被配置为使用不同于第一协议的第二协议和第二供电电压来提供对nvm的访问。在一方面，接口保护装置808可由高电压接口保护块300(参见图3)来实现，该高电压接口保护块被配置为控制第二通信装置806的供电电压轨处的电压，使得第二通信装置的多个连接器端子处的电压低于第一供电电压。

附加方面

提供本文阐述的示例以说明本公开的某些概念。上文所示的装置、设备或组件可被配置以执行本文所述的方法、特征或步骤中的一者或多者。本领域的普通技术人员将会理解，这些实质上仅是例示性的，并且其他示例可落入本公开和所附权利要求的范围内。基于本文的教导内容，本领域技术人员应当理解，本文所公开的方面可独立于任何其他方面来实现，并且这些方面中的两者或多者可以各种方式组合。使用本文阐述的任何数量的方面，可实现一种装置或可实践一种方法。此外，除了本文阐述的方面中的一者或多者之外或与之不同，可使用其他结构、功能或结构和功能来实现此类装置或可实践此类方法。

下文已经参考根据本公开方面的方法、装置、系统和计算机程序产品的示意性流程图和/或示意性框图描述了本公开的各方面。应当理解，示意性流程图和/或示意性框图的每个框，以及示意性流程图和/或示意性框图中的框的组合可由计算机程序指令实现。这些计算机程序指令可被提供给计算机的处理器或其他可编程数据处理设备以生产机器，使得经由该处理器或其他可编程数据处理设备执行的指令创建用于实现在示意性流程图和/或示意性框图的一个或多个框中指定的功能和/或动作的装置。

本文所述的主题可以用硬件、软件、固件或其任意组合来实现。因此，如本文所用的术语“功能”、“模块”等可指硬件，其还可包括用于实现所描述的特征的软件和/或固件组件。在一个示例性具体实施中，本文所述的主题可使用其上存储有计算机可执行指令的计算机可读介质来实现，这些指令在由计算机(例如，处理器)执行时控制计算机以执行本文所述的功能。适用于实现本文所述主题的计算机可读介质的示例包括非暂态计算机可读介质，诸如磁盘存储器设备、芯片存储器设备、可编程逻辑设备和专用集成电路。此外，实现本文所述主题的计算机可读介质可位于单个设备或计算平台上，或者可分布在多个设备或计算平台上。

还应当指出，在一些另选的实施方式中，框中示出的功能可以不按图中所示的顺序发生。例如，事实上，连续示出的两个框可基本上同时执行，或者这些框有时可以采用相反的顺序执行，这取决于所涉及的功能。可以设想在功能、逻辑或效果上等同于所示附图的一个或多个框或其部分的其他步骤和方法。尽管在流程图和/或框图中可以采用各种箭头类型和线条类型，但是应当理解这些箭头类型和线条类型不限制相应方面的范围。例如，箭头可以指示所描绘的方面的枚举的步骤之间的未指定持续时间的等待或监视时段。

上述各种特征和过程可以彼此独立地使用，或者可以以各种方式组合。所有可能的组合和子组合均旨在落入本公开的范围内。另外，在一些具体实施中可以省略某些方法、事件、状态或过程块。本文描述的方法和过程也不限于任何特定序列，并且与其相关的块或状态可以以适当的其他序列执行。例如，所描述的任务或事件可以以不同于具体公开的顺序执行，或者多个可以在单个块或状态中组合。示例性任务或事件可以串行、并行或以某种其他合适的方式执行。可以向所公开的示例性方面添加任务或事件或从其中删除任务或事件。本文描述的示例性系统和部件可以与所描述的不同地配置。例如，与所公开的示例性方面相比，可以添加、移除或重新布置元件。

本领域的技术人员将会知道，可使用多种不同技术和技艺中的任一者来表示信息和信号。例如，在整个上述描述中可能提及的数据、指令、命令、信息、信号、比特、符号和芯片可由电压、电流、电磁波、磁场或粒子、光场或粒子或它们的任何组合来表示。

词语“示例性”在本文中用于表示“用作示例、实例或说明”。本文中描述为“示例性”的任何方面并非一定被解释为比其他方面更优选或更具优势。同样，术语“方面”不要求所有方面均包括所讨论的特征、优点或操作模式。

尽管以上描述包含本发明的许多具体方面，但这些不应解释为对本发明范围的限制，而是作为其具体方面的示例。因此，本发明的范围不应由例示的方面确定，而应由所附权利要求及其等同物确定。此外，本说明书通篇所提到的“一个方面”、“方面”或相似语言是指结合所述方面所描述的特定特征、结构或特性被包含在本公开的至少一个方面中。因此，本说明书通篇出现的短语“在一个方面中”、“在方面中”和相似语言可以但不一定全部是指同一个方面，而是指“一个或多个但不是所有方面”，除非另有明确说明。

本文所用的术语仅出于描述特定实施方案的目的，并不旨在限制所述实施方案。如本文所用，单数形式“一个”、“一种”和“该”旨在也包括复数形式(即，一个或多个)，除非上下文另有明确说明。枚举的项目列表并不意味着项目中的任何或所有项目是互相排斥的和/或相互包容的，除非另有明确说明。还应当理解，当在本文中使用时，术语“包括”、“包含”、“含有”、“具有”或它们的变型意指“包括但不限于”，除非另有明确说明。也就是说，这些术语可指定所陈述的特征、整体、步骤、操作、元素或组件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元素、组件或其组合的存在或添加。此外，应当理解，词语“或”具有与布尔运算符“or”相同的含义，即，其涵盖“任一”和“两者”的可能性，并且不限于“异或”(“xor”)，除非另外明确说明。还应当理解，两个相邻单词之间的符号“/”具有与“或”相同的含义，除非另外明确说明。此外，诸如“连接到”、“耦合到”或“与…通信”的短语不限于直接连接，除非另外明确说明。

使用诸如“第一”、“第二”等的名称对本文中的元素的任何引用通常不限制那些元素的数量或顺序。相反，这些名称在本文中可用作区分两个或更多元素或元素实例的方便方法。因此，提及第一元素和第二元素并不意味着此处可仅使用两个元素，或者第一元素必须以某种方式在第二元素之前。此外，除非另有说明，否则一组元素可包括一个或多个元素。此外，在说明书或权利要求书中使用的“a、b或c中的至少一者”或“a、b、c或它们的任何组合”形式的术语是指“a或b或c或这些元素的任何组合”。例如，该术语可包括a、或b、或c、或a和b、或a和c、或a和b和c、或2a、或2b、或2c、或2a和b等。

如本文所用，术语“确定”涵盖多种动作。例如，“确定”可包括计算、运算、处理、推导、调查、查找(例如，在表格、数据库或另一数据结构中查找)、查明等。另外，“确定”可包括接收(例如，接收信息)、访问(例如，访问存储器中的数据)等。另外，“确定”可包括解析、选择、挑选、建立等。