增强型flash的计数方法及增强型flash与流程

本发明涉及芯片技术领域，尤其涉及增强型flash的计数方法及增强型flash。

背景技术：

目前，含有应答保护单调计算器(replayprotectionmonotoniccounter，rpmc)的增强型flash是intel将主推的基本输入输出系统(basicinput-outputsystem，bios)芯片，它包含一个大容量的flash芯片和rpmc电路。其中，rpmc电路是设计的重点，rpmc电路的要求是非易失和单调递增。为了满足这一要求，目前的设计方法是用非易失性存储器来直接对应四组32位的rpmc，因为每一组rpmc是32位，假设产品保证用10年，1分钟更新5次，需要的pecycle(擦除次数)是10x365x24x60x5＝26,280,000而传统的非易失性存储器的pecycle，只有100,000次，一组32位的rpmc就要8,410bits的非易失性存储器，目前的设计方法需要太多的非易失性存储器。

技术实现要素：

本发明的主要目的在于解决现有技术中的增强型flash需要的非易失性存储器过多的技术问题。

为实现上述目的，本发明提供一种增强型flash的计数方法，所述方法应用于增强型flash，所述增强型flash包括计数单元、重映射单元以及非易失性存储器控制单元，所述方法包括：

当时钟信号的上升沿以及增加信号同时有效时，所述计数单元在初始值的基础上增加1，得到当前的计数值，并将所述计数值输入所述重映射单元；

所述重映射单元对所述计数值进行高低位对换，得到经过重映射的计数值；

所述非易失性存储器控制单元将所述经过重映射的计数值写入非易失性存储器。

可选的，在所述当时钟信号的上升沿以及增加信号同时有效时，所述计数器在初始值的基础上增加1，得到当前的计数值，并将所述计数值输入所述重映射单元之后，还包括：

当时钟信号的上升沿以及负载信号同时有效时，所述计数单元从所述重映射单元中加载数据，作为初始值。

可选的，所述计数值为32位数值。

可选的，所述重映射单元对所述计数值进行高低位对换，得到经过重映射的计数值包括：

所述重映射单元保持所述计数值的第16位以及第17位不变，并将第n位的值与第m位的值进行交换，得到经过重映射的计数值，其中，n＝1，2，3，……，15，且n+m＝33。

此外，为实现上述目的，本发明还提供一种增强型flash，所述增强型flash包括：

计数单元，用于当时钟信号的上升沿以及增加信号同时有效时，在初始值的基础上增加1，得到当前的计数值，并将所述计数值输入所述重映射单元；

重映射单元，用于对所述计数值进行高低位对换，得到经过重映射的计数值；

非易失性存储器控制单元，用于将所述经过重映射的计数值写入非易失性存储器。

可选的，所述计数单元用于：

当时钟信号的上升沿以及负载信号同时有效时，从所述重映射单元中加载数据，作为初始值。

可选的，所述计数单元为32位计数器，所述计数值为32位数值。

可选的，所述重映射单元用于：

保持所述计数值的第16位以及第17位不变，并将第n位的值与第m位的值进行交换，得到经过重映射的计数值，其中，n＝1，2，3，……，15，且n+m＝33。

本发明中，当时钟信号的上升沿以及增加信号同时有效时，所述计数单元在初始值的基础上增加1，得到当前的计数值，并将所述计数值输入所述重映射单元；所述重映射单元对所述计数值进行高低位对换，得到经过重映射的计数值；所述非易失性存储器控制单元将所述经过重映射的计数值写入非易失性存储器。通过本发明，实现了存在非易失性存储器中的计数器的pecycle相对均衡，从而使非易失性存储器的尺寸减少，从而减少芯片面积。

附图说明

图1为本发明增强型flash的计数方法一实施例的流程示意图；

图2为本发明增强型flash一实施例的功能模块示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

由于现有技术中，使用非易失性存储器来直接对应四组32位的rpmc，因为每一组rpmc是32位，假设产品保证用10年，1分钟更新5次，需要的pecycle是10x365x24x60x5＝26,280,000而传统的非易失性存储器的pecycle，只有100,000次，一组32位的rpmc就要8,410bits的非易失性存储器，目前的设计方法需要太多的非易失性存储器。导致现有的增强型flash中所需的非易失性存储器的尺寸较大，从而导致芯片面积较大。为了解决这一问题，本发明实施例通过一种映射机制，实现存在非易失性存储器中的计数器的pecycle相对均衡，从而使非易失性存储器的尺寸减少，从而减少芯片面积。

参照图1，图1为本发明增强型flash的计数方法一实施例的流程示意图。一实施例中，增强型flash的计数方法应用于增强型flash，所述增强型flash包括计数单元、重映射单元以及非易失性存储器控制单元，所述方法包括：

步骤s10，当时钟信号的上升沿以及增加信号同时有效时，所述计数单元在初始值的基础上增加1，得到当前的计数值，并将所述计数值输入所述重映射单元；

本实施例中，计数单元是一个计数器，用于接收时钟信号clk，load(负载)信号和inc(增加)信号。在时钟信号clk的上升沿和inc信号同时有效的时候，把当前计数器中的初始值增加1，得到新的值(即计数值)，同时把新的值送到重映射单元。

一实施例中，步骤s10之前，还包括：

当时钟信号的上升沿以及负载信号同时有效时，所述计数单元从所述重映射单元中加载数据，作为初始值。

计数单元是一个计数器，用于接收时钟信号clk，load(负载)信号和inc(增加)信号，在时钟信号clk的上升沿以及load信号同时有效的时候，从重映射单元加载数据，作为计数单元的初始值。

步骤s20，所述重映射单元对所述计数值进行高低位对换，得到经过重映射的计数值；

本实施例中，重映射单元对输入的计数值进行高低位对换，即将高位上的值与低位上的值进行对换，得到经过重映射的计数值。

一实施例中，该计数单位为32位的计数器，则输入重映射单元的计数值为一个32位的数值。

在计数值为32位数值的基础上，步骤s20包括：

所述重映射单元保持所述计数值的第16位以及第17位不变，并将第n位的值与第m位的值进行交换，得到经过重映射的计数值，其中，n＝1，2，3，……，15，且n+m＝33。

本实施例中，当计数值为32位数值时，重映射单元保持计数值的第16位以及第17位不变，并将第n位的值与第m位的值进行交换，得到经过重映射的计数值，其中，n＝1，2，3，……，15，且n+m＝33。即将计数值的第1位上的值与第32位上的值进行交换，将计数值的第2位上的值与第31位上的值进行交换，将计数值的第3位上的值与第30位上的值进行交换，将计数值的第4位上的值与第29位上的值进行交换，将计数值的第5位上的值与第28位上的值进行交换，将计数值的第6位上的值与第27位上的值进行交换，将计数值的第7位上的值与第26位上的值进行交换，将计数值的第8位上的值与第25位上的值进行交换，将计数值的第9位上的值与第24位上的值进行交换，将计数值的第10位上的值与第23位上的值进行交换，将计数值的第11位上的值与第22位上的值进行交换，将计数值的第12位上的值与第21位上的值进行交换，将计数值的第13位上的值与第20位上的值进行交换，将计数值的第14位上的值与第19位上的值进行交换，将计数值的第15位上的值与第18位上的值进行交换，通过上述交换处理后，得到经过重映射的计数值。通过本实施例提出的这种重映射处理，使得高位和低位的pecycle相对均衡。其中，还可以是当计数值的第16位等于0时，进行上述高低位交换处理。即当计数值为32位数值，且计数值的第16位为0时，重映射单元保持计数值的第16位以及第17位不变，并将第n位的值与第m位的值进行交换，得到经过重映射的计数值，其中，n＝1，2，3，……，15，且n+m＝33。

如表1所示，表1为现有技术中一个4位的计数器没有采用重映射处理时每一位需要的pecycle数目的示意表。

表1

通过表1可以看出，若不采用本实施例提出的这种重映射处理，计数器所有的位中，需要pecycle的最大值为16。

参照表2，表2为一个4位的计数器采用重映射处理时每一位需要的pecycle数目的示意表。

表2

通过表2可以看出，若采用本实施例提出的这种重映射处理，计数器所有的位中，需要pecycle的最大值为8。与表1相比，很清楚便可看出，计数器所有的位中，需要pecycle的最大值减少了一半，因此，所需的非易失性存储器的尺寸便可以减少一半，从而减少芯片的面积。

参照表3，表3为现有技术中一个32位的计数器没有采用重映射处理时每一位需要的pecycle数目以及对应的非易失性存储器(nvmmemory)的bits。

表3

如表3所示，现有技术中一个32位的计数器没有采用重映射处理时，需要的非易失性存储器的bits是64k。

参照表4，表4为一个32位的计数器采用重映射处理时每一位需要的pecycle数目以及对应的非易失性存储器(nvmmemory)的bits。

表4

如表4所示，一个32位的计数器采用重映射处理时，需要的非易失性存储器的bits是32k。因此，通过本实施例提出的重映射处理，所需的非易失性存储器的尺寸可以减少一半，从而减少了芯片的面积。

步骤s30，所述非易失性存储器控制单元将所述经过重映射的计数值写入非易失性存储器。

本实施例中，基于步骤s20得到经过重映射的计数值后，非易失性存储器控制单元便将经过重映射的计数值写入非易失性存储器。

本实施例中，当时钟信号的上升沿以及增加信号同时有效时，所述计数单元在初始值的基础上增加1，得到当前的计数值，并将所述计数值输入所述重映射单元；所述重映射单元对所述计数值进行高低位对换，得到经过重映射的计数值；所述非易失性存储器控制单元将所述经过重映射的计数值写入非易失性存储器。通过本实施例，实现了存在非易失性存储器中的计数器的pecycle相对均衡，从而使非易失性存储器的尺寸减少，从而减少芯片面积。

参照图2，图2为本发明增强型flash一实施例的功能模块示意图。一实施例中，增强型flash包括：

计数单元10，用于当时钟信号的上升沿以及增加信号同时有效时，在初始值的基础上增加1，得到当前的计数值，并将所述计数值输入所述重映射单元；

重映射单元20，用于对所述计数值进行高低位对换，得到经过重映射的计数值；

非易失性存储器控制单元30，用于将所述经过重映射的计数值写入非易失性存储器。

进一步地，一实施例中，所述计数单元10用于：

当时钟信号的上升沿以及负载信号同时有效时，从所述重映射单元中加载数据，作为初始值。

进一步地，一实施例中，所述计数单元10为32位计数器，所述计数值为32位数值。

进一步地，一实施例中，所述重映射单元20用于：

保持所述计数值的第16位以及第17位不变，并将第n位的值与第m位的值进行交换，得到经过重映射的计数值，其中，n＝1，2，3，……，15，且n+m＝33。

本发明增强型flash的具体实施例与上述增强型flash的计数方法的各个实施例基本相同，在此不做赘述。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。

本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。

此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

本发明的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器(dsp)来实现根据本发明实施例中的一些或者全部部件的一些或者全部功能。本发明还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如，计算机程序和计算机程序产品)。这样的实现本发明的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。

应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。