高性能状态存储单元的实现方法与流程

本发明涉及半导体技术领域，尤其涉及高性能状态存储单元的实现方法。

背景技术：

半导体存储器根据存储数据的方式不同，可分为随机存取存储器（ram）和只读存储器（rom）两大类。随机存取存储器（ram）又可分为静态随机存取存储器（sram）和动态随机存取存储器（dram）。与dram相比，sram具有更快的读写速度。而且sram不需要周期性刷新存储的信息，其设计和制造相对简单。

存储单元是sram存储器中最基本、最重要的组成部分，占据了整个sram存储器面积的大部分。存储单元的稳定性决定了存储器的数据可靠性。

主流的sram存储单元为六晶体管单元（6t）。如图1所示，所述6t存储单元具有对称性，由6个mos管组成。其中mos管m1~m4构成两个交叉耦合的反相器，用来锁存存储节点bit/的信号。mos管m5、m6是传输管，它们在对sram存储器进行读/写操作时起到将所述存储单元与位线连接或断开的作用。

所述sram存储单元一共有3个状态，分别为：读、写和数据保持。

读数据时，位线bl/首先被充电至高电平，然后把字线wl充到高电平，使传输管m5/m6导通，存储节点bit/bit＿向位线bl/放电，使一根位线电压下降δv而另一个位线保持高电平不变，灵敏放大器放大这个电压差δv使数据被读出。

写数据时，先根据要写的数据将某一根位线预充至高电平，同时另一根位线放电到地电平。然后使字线wl充电至高电平，导通传输管m5/m6，位线向存储节点bit/bit＿充放电。这时要保证充/放电电流要大于下/上拉路径电流，使存储节点bit/bit＿的电压足以使反相器反转的程度，否则就是一次失败的写入（failwrite）。

现有技术中通过各mos管的尺寸设计，使各mos管存在一定的强弱关系以确保数据的成功写入，在写入某一稳定状态至所述存储单元之前，存在两个稳定状态，由于cmos图像传感器需要存储速度和器件集成化的需求，现有技术的存储效率较低。

技术实现要素：

本发明所要解决的技术问题是提供一种高性能状态存储单元的实现方法。

一种高性能状态存储单元的实现方法，

所述高性能状态存储单元可存储两个以上的稳定状态或两个以上的非稳定状态；

在写入某一稳定状态至所述存储单元之前，设置所述存储单位为一个或多个非稳定状态，从而提高写入所述稳定状态至所述存储单元的效率。

优选的，所述一个或多个非稳定状态在所述的两个以上稳定状态之间。

优选的，所述高性能存储单元可在任意非稳定状态向任意稳定状态转变。

优选的，所述高性能存储单元可在任意稳定状态向任意非稳定状态转变。

优选的，所述存储单元为6晶体管结构，由两个cmos反相器和两个选通管组成。

优选的，所述稳定状态是指：

第一反相器的输出端为1，第二反向器的输出端为0，存入状态0；

或者，第一反相器的输出端为0，第二反向器的输出端为1，存入状态1。

优选的，所述两个cmos反相器的第一连接点接vdd电压，第二连接点接gnd地电压；

所述不稳定状态是指：连接vdd电压的第一开关电路断开，第一连接点电压端处于浮空状态。

优选的，所述不稳定状态是指：连接vdd电压的第一开关电路断开，第一连接点电压端处于浮空状态时；

第一反相器、第二反向器的输出端均为0

优选的，所述不稳定状态是指：连接vdd电压的第一开关电路断开，第一连接点电压端处于浮空状态时，第一连接点<第一反相器/第二反相器串联的晶体管的开启电压之和。

优选的，第二连接点接第二开关电路再连接至gnd地电压

优选的，所述存储单元适用于cmos图像传感器。

附图说明

图1是一种现有技术的sram存储单元的结构示意图；

图2是本发明高性能状态存储单元的实现方法一实施例的结构示意图；

图3是本发明高性能状态存储单元的实现方法另一实施例的结构示意图。

具体实施方式

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。

请参考图2，图2是本发明高性能存储单元的实现方法一实施例的结构示意图；由两个cmos反相器和两个选通管组成，第一连接点a经由第一开关电路连接至vdd电压；第二连接点c连接至gnd地电压。其中，第一反相器为图2中右侧的级联的pmos晶体管和nmos晶体管；第二反相器为图2中左侧的级联的pmos晶体管和nmos晶体管。

所述稳定状态是指：第一反相器的输出端为1，第二反向器的输出端为0，存入状态0；或者，第一反相器的输出端为0，第二反向器的输出端为1，存入状态1。

所述高性能状态存储单元可存储两个以上的稳定状态或两个以上的非稳定状态；在写入某一稳定状态至所述存储单元之前，设置所述存储单位为一个或多个非稳定状态，从而提高写入所述稳定状态至所述存储单元的效率。

其中，一个或多个非稳定状态在所述的两个以上稳定状态之间。

其中，高性能存储单元可在任意非稳定状态向任意稳定状态转变。

其中，高性能存储单元可在任意稳定状态向任意非稳定状态转变。

具体的在一实施例中：

两个cmos反相器的第一连接点接vdd电压，第二连接点接gnd地电压；所述不稳定状态是指：连接vdd电压的第一开关电路断开，vdd第一连接点电压端处于浮空状态。

在另一实施例中，所述不稳定状态是指：连接vdd电压的第一开关电路断开，vdd第一连接点电压端处于浮空状态时；第一反相器、第二反向器的输出端均为0，或者均为1。

在在一实施例中，所述不稳定状态是指：连接vdd电压的第一开关电路断开，vdd第一连接点电压端处于浮空状态时，第一连接点电压<第一反相器/第二反相器串联的晶体管的开启电压之和。

请继续参考图3，图3是本发明高性能存储单元的实现方法另一实施例的结构示意图，图3实施例中与图2的区别在于，第二连接点接第二开关电路再连接至gnd地电压。

在上述实施例中，第一开关电路可采用pmos晶体管，第二开关电路可采用nmos晶体管。所述存储单元适用于cmos图像传感器。

以上各个实施例中，不浮空状态是指连接到vdd电压或连接到gnd地电压的状态，而浮空状态只是不浮空状态之外的其他状态。

本发明在写入某一稳定状态至所述存储单元之前，设置所述存储单位为一个或多个非稳定状态，从而提高写入所述稳定状态至所述存储单元的效率。

需要说明的是，本发明可用于众多通用或专用的计算系统环境或配置中。例如：个人计算机、服务器计算机、手持设备或便携式设备、平板型设备、多处理器系统、基于微处理器的系统、置顶盒、可编程的消费电子设备、网络pc、小型计算机、大型计算机、包括以上任何系统或设备的分布式计算环境等。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。