一种DDR3的CMD延时补偿方法、装置、设备及介质与流程

本发明涉及电力电子
技术领域：
，特别涉及一种ddr3的cmd延时补偿方法、装置、设备及介质。
背景技术：
：由于资源限制在对pcb(printedcircuitboard，印制电路板)布线时，ddr3(doubledatarate3)的每根命令信号长度均会存在偏差，这样ddrphy(doubledataratephysicalinterface)在向ddr3发送cmd(command，命令)时，由于ddr3的每根命令信号延时参差不齐，这样便会造成由每根命令信号组合成的有效命令窗口被缩小，在此情况下，就会导致ddr3接收不到正确的cmd，并由此引发ddr3出现异常。目前通常是利用si仿真或示波器来对ddr3的cmd进行延时补偿来解决这一技术问题。其中，在利用si仿真对ddr3的cmd进行延时补偿时，首先需要计算每根信号命令在传输到达至ddr3与ck传输到达至ddr3之间的时间差，然后，再利用pre-bit-deskew寄存器来对该时间差进行补偿，但是，由于此种方法无法真实模拟ddr3的实际运行环境，这样就会使得cmd的延时补偿时间存在较大偏差；而在利用示波器对ddr3的cmd进行延时补偿时，首先需要利用示波器测量每根信号命令在传输到达至ddr3所需要的时间来计算cmd的延迟时间，然后，再根据cmd的延迟时间来对cmd进行手动补偿，但是，由于此种方法会受到人为因素的干扰，所以，也会使得cmd的延时补偿时间存在较大误差。由此可见，如何提高在对ddr3的cmd进行延时补偿时的准确度，是本领域技术人员亟待解决的技术问题。技术实现要素：有鉴于此，本发明的目的在于提供一种ddr3的cmd延时补偿方法、装置、设备及介质，以提高在对ddr3的cmd进行延时补偿时的准确度。其具体方案如下：一种ddr3的cmd延时补偿方法，应用于ddrphy，包括：向ddr3发送cmd，并获取所述ddr3的反馈信息；利用所述反馈信息对所述ddrphy的deskew值进行配置，以对所述cmd进行延时补偿。优选的，所述利用所述反馈信息对所述ddrphy的deskew值进行配置的过程，包括：基于状态机理论，并利用所述反馈信息对所述ddrphy的deskew值进行配置。优选的，所述向ddr3发送cmd，并获取所述ddr3的反馈信息的过程，包括：向所述ddr3发送第一读命令，并判断所述ddr3是否能够在cl内反馈1个周期的dqs/dqsb；若是，则将所述ddrphy中cs#或cas#的deskew值设置为第一目标值，并向所述ddr3发送第二读命令；其中，所述第一目标值为0至31中的任意一个正整数；判断所述ddr3是否能够在所述cl内反馈1个周期的dqs/dqsb；若是，则对所述第一目标值的当前取值进行标记，得到第一目标标记值，并获取所述第一目标标记值。优选的，所述判断所述ddr3是否能够在cl内反馈1个周期的dqs/dqsb的过程之后，还包括：若否，则降低向所述ddr3发送所述第一读命令的读速率，以使得所述ddr3能够在所述cl内反馈1个周期的dqs/dqsb。优选的，所述利用所述反馈信息对所述ddrphy的deskew值进行配置，以对所述cmd进行延时补偿的过程，包括：将所述第一目标标记值存储至第一预设存储区，并根据所述第一预设存储区中所存储的最大值和最小值设定所述cs#或所述cas#的deskew值，以对所述cmd进行延时补偿。优选的，所述根据所述第一预设存储区中所存储的最大值和最小值设定所述cs#或所述cas#的deskew值，以对所述cmd进行延时补偿的过程，包括：将所述第一预设存储区中所存储的最大值和最小值之间的中间值设定为所述cs#或所述cas#的deskew值，以对所述cmd进行延时补偿。优选的，所述向ddr3发送cmd，并获取所述ddr3的反馈信息的过程，包括：向所述ddr3发送第一mrs命令，以将mr[1:0]配置为2’b00；向所述ddr3发送第三读命令，并判断所述ddr3是否能够在cl内反馈4个周期的dqs/dqsb；若是，则向所述ddr3发送第二mrs命令，以将mr[1:0]配置为2’b10；向所述ddr3发送第四读命令，并判断所述ddr3是否能够在所述cl内反馈2个周期的dqs/dqsb；若是，则将所述ddrphy中ras#或we#的deskew值设置为第二目标值；其中，所述第二目标值为0至31中的任意一个正整数；向所述ddr3发送第三mrs命令，以将mr[1:0]配置为2’b00；向所述ddr3发送第五读命令，并判断所述ddr3是否能够在所述cl内反馈4个周期的dqs/dqsb；若是，则对所述第二目标值的当前取值进行标记，得到第二目标标记值，并获取所述第二目标标记值；相应的，所述利用所述反馈信息对所述ddr3的deskew值进行配置，以对所述cmd进行延时补偿的过程，包括：将所述第二目标标记值存储至第二预设存储区，并根据所述第二预设存储区中所存储的最小值和最大值设置所述ras#或所述we#的deskew值，以对所述cmd进行延时补偿。相应的，本发明还公开了一种ddr3的cmd延时补偿装置，应用于ddrphy，包括：信息反馈模块，用于向ddr3发送cmd，并获取所述ddr3的反馈信息；延时补偿模块，用于利用所述反馈信息对所述ddrphy的deskew值进行配置，以对所述cmd进行延时补偿。相应的，本发明还公开了一种ddr3的cmd延时补偿设备，包括：存储器，用于存储计算机程序；处理器，用于执行所述计算机程序时实现如前述所公开的一种ddr3的cmd延时补偿方法的步骤。相应的，本发明还公开了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如前述所公开的一种ddr3的cmd延时补偿方法的步骤。可见，在本发明中，首先是向ddr3发送cmd，并获取ddr3所反馈的反馈信息，然后，利用ddr3所反馈的反馈信息来对ddrphy的deskew值进行配置，以对cmd进行延时补偿。显然，相比于现有技术而言，因为该方法是利用ddr3所处实际运行环境中的反馈信息来对ddr3的cmd进行延时补偿，这样不仅可以避免模拟ddr3运行环境所带来的延时补偿误差，而且，也可以避免人为因素对cmd延时补偿结果所带来的影响与干扰，由此就可以显著提高在对ddr3的cmd进行延时补偿时的准确度。相应的，本发明所提供的一种ddr3的cmd延时补偿装置、设备及介质，同样具有上述有益效果。附图说明为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本发明实施例所提供的一种ddr3的cmd延时补偿方法的流程图；图2为cmd的实际时序图；图3为本发明实施例所提供的一种对ddr3的cmd进行延时补偿的电路结构图；图4为本发明实施例所提供的一种ddr3的cmd延时补偿装置的结构图；图5为本发明实施例所提供的一种ddr3的cmd延时补偿设备的结构图。具体实施方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。请参见图1，图1为本发明实施例所提供的一种ddr3的cmd延时补偿方法的流程图，该方法包括：步骤s11：向ddr3发送cmd，并获取ddr3的反馈信息；步骤s12：利用反馈信息对ddrphy的deskew值进行配置，以对cmd进行延时补偿。在本实施例中，是提供了一种ddr3的cmd延时补偿方法，通过该方法能够显著提高在对ddr3的cmd进行延时补偿时的准确度。需要说明的是，本实施例所提供的ddr3的cmd延时补偿方法是以ddrphy为执行主体进行说明。请参见图2，图2为cmd的实际时序图。如图2所示，ddrphy发出的命令信号都是中心对齐的，所以，命令有效窗口最大，但是，随着环境温度的变化、串扰的影响以及ck时间抖动的干扰，会出现命令信号与ck的延时不一致，从而导致到达ddr3的有效命令窗口被严重压缩，这样会使得ddr3出现命令识别错误的现象，并由此引发ddr3出现系统不稳定的情况。在本实施例中，为了解决上述技术问题，首先是利用ddrphy向ddr3发送cmd，并获取ddr3的反馈信息。可以理解的是，因为ddr3的反馈信息中包含有cmd到达ddr3的延时信息，而ddrphy中又包含有能够对命令信号进行延时配置的per-bit-deskew寄存器，所以，利用ddr3所反馈的反馈信息就可以对ddrphy中per-bit-deskew寄存器的deskew值进行配置，从而使得ddr3所接收到的时钟能够与命令信号中心对齐，由此就可以使得ddr3接收到的有效命令窗口最大，并达到对cmd进行延时补偿的目的。显然，因为该方法是利用ddr3所处实际运行环境中的反馈信息来对ddr3的cmd进行延时补偿，这样不仅可以避免模拟ddr3运行环境所带来的延时补偿误差，而且，也可以避免人为因素对cmd延时补偿结果所带来的影响与干扰，由此就可以显著提高在对ddr3的cmd进行延时补偿时的准确度。此外，由于该方法是直接利用ddr3在真实运行环境下的反馈信息来对cmd进行延时补偿，所以，该方法还能够提高在对ddr3的cmd进行延时补偿时的便捷度，而且，即使是更换ddr3所在的pcb板，也能够在ddr3初始化阶段迅速完成ddr3的deskew值的配置过程，因此，该方法也可以方便工作人员对ddr3的现场调试。可见，在本实施例中，首先是向ddr3发送cmd，并获取ddr3所反馈的反馈信息，然后，利用ddr3所反馈的反馈信息来对ddrphy的deskew值进行配置，以对cmd进行延时补偿。显然，相比于现有技术而言，因为该方法是利用ddr3所处实际运行环境中的反馈信息来对ddr3的cmd进行延时补偿，这样不仅可以避免模拟ddr3运行环境所带来的延时补偿误差，而且，也可以避免人为因素对cmd延时补偿结果所带来的影响与干扰，由此就可以显著提高在对ddr3的cmd进行延时补偿时的准确度。基于上述实施例，本实施例对技术方案作进一步的说明与优化，作为一种优选的实施方式，上述步骤：利用反馈信息对ddrphy的deskew值进行配置的过程，包括：基于状态机理论，并利用反馈信息对ddrphy的deskew值进行配置。具体的，在本实施例中，是基于状态机(finitestatemachine，fsm)理论，并同时结合反馈信号对ddrphy的deskew值进行配置，因为状态机是由状态机寄存器和组合逻辑电路构成，能够根据控制信号按照预先所设定的状态进行转移，所以，相比于利用编辑代码来对ddrphy的deskew值进行配置而言，利用状态转移来对ddrphy的deskew值进行配置，这样不仅可以降低工作人员的编程压力，而且，也可以相对提高在对ddrphy的deskew值进行配置时的配置效率。请参见图3，图3为本发明实施例所提供的一种对ddr3的cmd进行延时补偿的电路结构图。如图3所示，是在ddrphy中设置了状态机模块和dqs_gate模块，其中，dqs_gate模块用来接收ddr3所反馈的反馈信息，并将反馈信息发送至状态机模块，状态机模块是基于状态机理论用来对cas#、ras#、we#和cs#所对应deskew寄存器的deskew值进行配置。基于上述实施例，本实施例对技术方案作进一步的说明与优化，作为一种优选的实施方式，上述步骤：向ddr3发送cmd，并获取ddr3的反馈信息的过程，包括：向ddr3发送第一读命令，并判断ddr3是否能够在cl内反馈1个周期的dqs/dqsb；若是，则将ddrphy中cs#或cas#的deskew值设置为第一目标值，并向ddr3发送第二读命令；其中，第一目标值为0至31中的任意一个正整数；判断ddr3是否能够在cl内反馈1个周期的dqs/dqsb；若是，则对第一目标值的当前取值进行标记，得到第一目标标记值，并获取第一目标标记值。在实际应用中，当ddr3工作在2133mbps速率时，ck的时钟会达到1066mhz，而cmd又包括命令信号cas#、ras#、we#和cs#，在此情况下，命令信号cas#、ras#、we#和cs#只有一个周期有效，也即，拉低时间只有993ns。在此背景下，为了避免ddrphy向ddr3所发送的有效命令窗口被压缩，就需要尽量使得cmd中的命令信号cas#、ras#、we#和cs#与ck达到同步，以使得ddr3获取得到最大的命令窗口。请参见表1，表1为ddrphy在向ddr发送read命令和mrs命令的真值表。从表1中可以看出，在没有其它命令时，cas#、ras#、we#和cs#均为高电平，在相关命令下只有一个周期为低电平，利用cas#、ras#、we#和cs#的该属性特征就可以逐个对每根命令信号进行扫描，并根据其相应的反馈信息来对各个命令信号cas#、ras#、we#和cs#所对应deskew寄存器的deskew值进行配置。表1为ddrphy在向ddr发送read命令和mrs命令的真值表真值表cs#ras#cas#we#读命令lhlhmrs命令llll无命令hhhh本实施例所提供的技术方案就是为了找到ddrphy中cs#或cas#所对应deskew寄存器的最佳deskew值，以对ddrphy所发送的cmd进行延时补偿。具体的，在本实施例中，为了获取得到ddrphy中cs#或cas#的deskew值的最佳配置值，首先是向ddr3发送第一读命令，并判断ddr3是否能够在cl(caslatency，选通脉冲时间延迟)内反馈1个周期的dqs/dqsb；如果是，则说明ddr3能够正常接收ddrphy所发送的读命令。此时，将cs#或cas#的deskew值设置为第一目标值，并向ddr3发送第二读命令，然后，再判断ddr3是否能够在cl内反馈1个周期的dqs/dqsb，如果ddr3能够在cl内反馈1个周期的dqs/dqsb，则说明当将cs#或cas#的deskew值设置为第一目标值时，ddr3能够正常接收ddrphy所发送的读命令，也就是说，可以利用第一目标值的当前取值来对cs#或cas#进行延时补偿。需要说明的是，在ddrphy向ddr3发送cmd时，都要经过一个32级的skew模块，其中，每一级根据不同工艺都会对应有一个单位的延时，所以，在本实施例中，是将第一目标值设置为0至31中的任意一个正整数。显然，通过这样的设置方式，就相当于是对ddr3中32级的skew模块逐次进行了扫描，由此就能够确定出当将cs#或cas#的deskew值设置为哪些延时值时，ddr3能够接收得到ddrphy所发送的cs#或cas#命令信号，在此情况下，就能够利用这些延时值来对cmd进行延时补偿。另外，在本实施例中，因为是将第一目标值设置为0至31中的任意一个正整数，所以，在实际操作过程中，既可以是按照从0开始逐次加1的方式来设置第一目标值，也可以按照从31逐次减1的方式来设置第一目标值，或者，还可以是通过随机取值的方式来设置第一目标值，只要是能够使得第一目标值可以遍历0到31中的所有正整数即可，此处不作具体限定。作为一种优选的实施方式，上述步骤：判断ddr3是否能够在cl内反馈1个周期的dqs/dqsb的过程之后，还包括：若否，则降低向ddr3发送第一读命令的读速率，以使得ddr3能够在cl内反馈1个周期的dqs/dqsb。在实际操作过程中，如果ddr3不能在cl内反馈1个周期的dqs/dqsb，则说明ddr3不能正常接收ddrphy所发送的第一读命令，在此情况下，ddrphy则需要降低向ddr3发送第一读命令的读速率，以使得ddr3能够在cl内反馈1个周期的dqs/dqsb。能够想到的是，当ddrphy向ddr3发送第一读命令的读速率降低到可以使得ddr3能够在cl内反馈1个周期的dqs/dqsb时，就可以继续执行后续的流程步骤。显然，通过本实施例所提供的技术方案，可以进一步增加本申请所提供的ddr3的cmd延时补偿方法的完整性。作为一种优选的实施方式，上述步骤：利用反馈信息对ddrphy的deskew值进行配置，以对cmd进行延时补偿的过程，包括：将第一目标标记值存储至第一预设存储区，并根据第一预设存储区中所存储的最大值和最小值设定cs#或cas#的deskew值，以对cmd进行延时补偿。可以理解的是，当将ddrphy中cs#或cas#的deskew值设置为第一目标值时，如果向ddr3发送第二读命令，ddr3能够在cl内反馈1个周期的dqs/dqsb，则说明第一目标值的当前取值可以使得ddr3正常接收到ddrphy所发送的读命令。在此情况下，对第一目标值的当前取值进行标记，得到第一目标标记值，并将第一目标标记值存储至第一预设存储区，就相当于是在第一预设存储区中存储了能够对cs#或cas#进行延时补偿的数据区间，在此情况下，再根据第一预设存储区中所存储的最大值和最小值来设定cs#或cas#的deskew值，就可以进一步增加cs#或cas#的deskew值的配置结果的可靠性。具体的，上述步骤：根据第一预设存储区中所存储的最大值和最小值设定cs#或cas#的deskew值，以对cmd进行延时补偿的过程，包括：将第一预设存储区中所存储的最大值和最小值之间的中间值设定为cs#或cas#的deskew值，以对cmd进行延时补偿。在实际操作过程中，可以将第一预设存储区中所存储的最小值和最大值之间的中间值设置为ras#或we#的deskew值。其中，如果最小值和最大值之间的数值为奇数个，则将最小值和最大值之间的一个中间数据设置为ras#或we#的deskew值；如果最小值和最大值之间的数值为偶数个，则将最小值和最大值之间的两个中间数据设置为ras#或we#的deskew值。显然，通过本实施例所提供的技术方案，可以进一步增加cs#或cas#的deskew值配置结果的准确性。基于上述实施例，本实施例对技术方案作进一步的说明与优化，作为一种优选的实施方式，上述步骤：向ddr3发送cmd，并获取ddr3的反馈信息的过程，包括：向ddr3发送第一mrs命令，以将mr[1:0]配置为2’b00；向ddr3发送第三读命令，并判断ddr3是否能够在cl内反馈4个周期的dqs/dqsb；若是，则向ddr3发送第二mrs命令，以将mr[1:0]配置为2’b10；向ddr3发送第四读命令，并判断ddr3是否能够在cl内反馈2个周期的dqs/dqsb；若是，则将ddrphy中ras#或we#的deskew值设置为第二目标值；其中，第二目标值为0至31中的任意一个正整数；向ddr3发送第三mrs命令，以将mr[1:0]配置为2’b00；向ddr3发送第五读命令，并判断ddr3是否能够在cl内反馈4个周期的dqs/dqsb；若是，则对第二目标值的当前取值进行标记，得到第二目标标记值，并获取第二目标标记值；相应的，利用反馈信息对ddr3的deskew值进行配置，以对cmd进行延时补偿的过程，包括：将第二目标标记值存储至第二预设存储区，并根据第二预设存储区中所存储的最小值和最大值设置ras#或we#的deskew值，以对cmd进行延时补偿。根据表1可知，ras#或we#在mrs命令期间均会拉低一个周期，而在其它时刻均处于高电平状态，所以，利用ras#或we#在mrs命令期间的这一属性特征就可以来对ddr3中ras#或we#所对应的deskew值进行配置，并以此来对cmd进行延时补偿。具体的，ddrphy首先是向ddr3发送第一mrs命令，以将mr[1:0]配置为2’b00，此时，再向ddr3发送第三读命令，并判断ddr3是否能够在cl内反馈4个周期的dqs/dqsb，如果ddr3能够在cl内反馈4个周期的dqs/dqsb，则说明ddr3当前是bl8(fix)模式；之后，ddrphy再向ddr3发送第二mrs命令，以将mr[1:0]配置为2’b10，此时，再向ddr3发送第四读命令，并判断ddr3是否能够在cl内反馈2个周期的dqs/dqsb，如果ddr3能够在cl内反馈2个周期的dqs/dqsb，则说明ddr3当前是bl4(fix)模式。可以理解的是，如果ddr3能够准确反馈出这两种状态，则说明ddr3能够正常识别到ddrphy所发送的mrs命令。在此情况下，则可以将ddrphy中ras#或we#的deskew值设置为第二目标值，当将ras#或we#的deskew值设置为第二目标值以后，向ddr3发送第三mrs命令，以将mr[1:0]配置为2’b00，并向ddr3发送第五读命令，同时判断ddr3是否能够在cl内反馈4个周期的dqs/dqsb，如果是，则说明第二目标值的当前取值能够对ras#或we#命令进行延时补偿，此时，对第二目标值的当前取值进行标记，得到第二目标标记值，并获取第二目标标记值。在获取得到第二目标标记值之后，将第二目标标记值存储至第二预设存储区，并根据第二预设存储区中所存储的最小值和最大值来设定ras#或we#的deskew值，并以此来对cmd进行延时补偿。需要说明的是，在本实施例中，是将第二目标值设置为0至31中的任意一个正整数，具体可参见上述第一目标值的取值理由，在此不作具体赘述。另外，如果在将mr[1:0]配置为2’b00以后，ddr3不能在cl内反馈4个周期的dqs/dqsb，则说明第二目标值的当前取值不能对ras#或we#命令进行延时补偿，此时，就可以将第二目标值的当前取值删除。此外，在实际操作过程中，在判断ddr3是否能够正常接收ddrphy所发送mrs命令时，还可以是先将mr[1:0]配置为2’b10，再向ddr3发送读命令，如果ddr3能够在cl内接收到2个周期的dqs/dqsb，则说明ddr3当前是处于bl4(fix)模式；然后，再将mr[1:0]配置为2’b00，同时向ddr3发送读命令，如果ddr3能够在cl内接收到4个周期的dqs/dqsb，则说明ddr3当前是处于bl8(fix)模式，这样也能够确定出ddr3可以正常接收ddrphy所发送的mrs命令。其中，在对ras#或we#所对应deskew寄存器的deskew值进行配置的过程中，是通过将第二目标标记值存储至第二预设存储区，这样第二预设存储区中就相当于是存储了能够对ras#或we#进行延时补偿的数据区间，在此情况下，再利用第二预设存储区中所存储的最大值和最小值来设置ras#或se#的deskew值，就可以利用设置好的ras#或we#的deskew值来对cmd进行延时补偿。具体的，在实际操作过程中，可以是将第二预设存储区中所存储的最大值与最小值之间的中间值设置为ras#或we#的deskew值，并以此来进一步提高在对cmd进行延时补偿时的准确性。可见，通过本实施例所提供的技术方案，可以使得ras#或we#的deskew值的设置结果更加准确与可靠。请参见图4，图4为本发明实施例所提供的一种ddr3的cmd延时补偿装置的结构图，该装置包括：信息反馈模块21，用于向ddr3发送cmd，并获取ddr3的反馈信息；延时补偿模块22，用于利用反馈信息对ddrphy的deskew值进行配置，以对cmd进行延时补偿。本发明实施例所提供的一种ddr3的cmd延时补偿装置，具有前述所公开的一种ddr3的cmd延时补偿方法所具有的有益效果。请参见图5，图5为本发明实施例所提供的一种ddr3的cmd延时补偿设备的结构图，该设备包括：存储器31，用于存储计算机程序；处理器32，用于执行计算机程序时实现如前述所公开的一种ddr3的cmd延时补偿方法的步骤。本发明实施例所提供的一种ddr3的cmd延时补偿设备，具有前述所公开的一种ddr3的cmd延时补偿方法所具有的有益效果。相应的，本发明实施例还提供了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如前述所公开的一种ddr3的cmd延时补偿方法的步骤。本发明实施例所提供的一种计算机可读存储介质，具有前述所公开的一种ddr3的cmd延时补偿方法所具有的有益效果。本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。以上对本发明所提供的一种ddr3的cmd延时补偿方法、装置、设备及介质进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。当前第1页12