1.一种移位寄存器，其特征在于，包括：
输入电路，与信号输入端、第一电压信号端、和第一节点耦接；所述输入电路被配置为，在来自所述信号输入端的输入信号的控制下，将来自所述第一电压信号端的第一电压信号传输至所述第一节点；
第一控制电路，与所述第一节点、第一时钟信号端、第二电压信号端、和第二节点耦接；所述第一控制电路被配置为，在来自所述第一时钟信号端的第一时钟信号和所述第一节点的电压的控制下，将来自所述第二电压信号端的第二电压信号传输至所述第二节点；
第二控制电路，与所述第二节点、第二时钟信号端、和第三节点耦接；所述第二控制电路被配置为，在所述第二节点的电压的控制下，将来自所述第二时钟信号端的第二时钟信号传输至所述第三节点；
输出电路，与所述第三节点、所述第一电压信号端、和扫描信号输出端耦接；所述输出电路被配置为，在所述第三节点的电压的控制下，将来自所述第一电压信号端的第一电压信号传输至所述扫描信号输出端。
2.根据权利要求1所述的移位寄存器，其特征在于，所述输入电路还与所述第二电压信号端、和所述第二节点耦接；所述输入电路还被配置为，在来自所述信号输入端的输入信号和所述第二节点的电压的控制下，将来自所述第二电压信号端的第二电压信号传输至所述第一节点；
所述第一控制电路还与所述第一电压信号端耦接；所述第一控制电路还被配置为，在来自所述第一时钟信号端的第一时钟信号和所述第一节点的电压的控制下，将来自所述第一电压信号端的第一电压信号传输至所述第二节点；
所述第二控制电路还与所述第一电压信号端耦接；所述第二控制电路还被配置为，在所述第二节点的电压的控制下，将来自所述第一电压信号端的第一电压信号传输至所述第三节点；
所述输出电路还与所述第二电压信号端耦接；所述输出电路还被配置为，在所述第三节点的电压的控制下，将来自所述第二电压信号端的第二电压信号传输至所述扫描信号输出端。
3.根据权利要求2所述的移位寄存器，其特征在于，所述第一控制电路包括：
一级控制子电路，与所述第一节点、所述第二节点、所述第一电压信号端、所述第二电压信号端、和第四节点耦接；所述一级控制子电路被配置为，在所述第一节点的电压的控制下，将来自所述第一电压信号端的第一电压信号传输至所述第二节点或将来自所述第二电压信号端的第二电压信号传输至所述第四节点；
二级控制子电路，与所述第一时钟信号端、所述第二节点、所述第一电压信号端、和所述第四节点耦接；所述二级控制子电路被配置为，在来自所述第一时钟信号端的第一时钟信号的控制下，将所述第四节点的电压或来自所述第一电压信号端的第一电压信号传输至所述第二节点。
4.根据权利要求3所述的移位寄存器，其特征在于，
所述一级控制子电路包括：
第一晶体管，所述第一晶体管的控制极与所述第一节点耦接，所述第一晶体管的第一极与所述第一电压信号端耦接，所述第一晶体管的第二极与所述第二节点耦接；
第二晶体管，所述第二晶体管的控制极与所述第一节点耦接，所述第二晶体管的第一极与所述第二电压信号端耦接，所述第二晶体管的第二极与所述第四节点耦接；
所述二级控制子电路包括：
第三晶体管，所述第三晶体管的控制极与所述第一时钟信号端耦接，所述第三晶体管的第一极与所述第一电压信号端耦接，所述第三晶体管的第二极与所述第二节点耦接；
第四晶体管，所述第四晶体管的控制极与所述第一时钟信号端耦接，所述第四晶体管的第一极与所述第四节点耦接，所述第四晶体管的第二极与所述第二节点耦接。
5.根据权利要求2所述的移位寄存器，其特征在于，所述第二控制电路包括：
三级控制子电路，与所述第二节点、所述第一电压信号端、所述第二电压信号端和第五节点耦接；所述三级控制子电路被配置为，在所述第二节点的电压的控制下，将来自所述第一电压信号端的第一电压信号或来自所述第二电压信号端的第二电压信号传输至所述第五节点；
四级控制子电路，与所述第五节点、所述第一电压信号端、所述第二时钟信号端和所述第三节点耦接；所述四级控制子电路被配置为，在所述第五节点的电压的控制下，将来自所述第一电压信号端的第一电压信号或来自所述第二时钟信号端的第二时钟信号传输至所述第三节点。
6.根据权利要求5所述的移位寄存器，其特征在于，
所述三级控制子电路包括：
第五晶体管，所述第五晶体管的控制极与所述第二节点耦接，所述第五晶体管的第一极与所述第一电压信号端耦接，所述第五晶体管的第二极与所述第五节点耦接；
第六晶体管，所述第六晶体管的控制极与所述第二节点耦接，所述第六晶体管的第一极与所述第二电压信号端耦接，所述第六晶体管的第二极与所述第五节点耦接；
所述四级控制子电路包括：
第七晶体管，所述第七晶体管的控制极与所述第五节点耦接，所述第七晶体管的第一极与所述第一电压信号端耦接，所述第七晶体管的第二极与所述第三节点耦接；
第八晶体管，所述第八晶体管的控制极与所述第五节点耦接，所述第八晶体管的第一极与所述第二时钟信号端耦接，所述第八晶体管的第二极与所述第三节点耦接。
7.根据权利要求5所述的移位寄存器，其特征在于，所述第二控制电路还包括：
五级控制子电路，与所述第五节点、所述第一电压信号端、所述第二电压信号端、所述第二时钟信号端和所述第三节点耦接；所述五级控制子电路被配置为，在所述第五节点的电压的控制下，将来自所述第二时钟信号端的第二时钟信号传输至所述第三节点。
8.根据权利要求7所述的移位寄存器，其特征在于，所述五级控制子电路包括：
第九晶体管，所述第九晶体管的控制极与所述第五节点耦接，所述第九晶体管的第一极与所述第一电压信号端耦接，所述第九晶体管的第二极与第六节点耦接；
第十晶体管，所述第十晶体管的控制极与所述第五节点耦接，所述第十晶体管的第一极与所述第二电压信号端耦接，所述第十晶体管的第二极与所述第六节点耦接；
第十一晶体管，所述第十一晶体管的控制极与所述第六节点耦接，所述第十一晶体管的第一极与所述第二时钟信号端耦接，所述第十一晶体管的第二极与所述第三节点耦接。
9.根据权利要求2所述的移位寄存器，其特征在于，所述第三节点还与级联信号输出端耦接，所述级联信号输出端被配置为，向其它移位寄存器输出级联信号。
10.根据权利要求2所述的移位寄存器，其特征在于，所述输出电路包括：
第十二晶体管，所述第十二晶体管的控制极与所述第三节点耦接，所述第十二晶体管的第一极与所述第一电压信号端耦接，所述第十二晶体管的第二极与所述扫描信号输出端耦接；
第十三晶体管，所述第十三晶体管的控制极与所述第三节点耦接，所述第十三晶体管的第一极与所述第二电压信号端耦接，所述第十三晶体管的第二极与所述扫描信号输出端耦接。
11.根据权利要求2所述的移位寄存器，其特征在于，所述输出电路包括串联的奇数个输出子电路，其中第一个输出子电路与所述第三节点耦接，最后一个输出子电路与所述扫描信号输出端耦接；
第一个输出子电路被配置为，在所述第三节点的电压的控制下，将来自所述第一电压信号端的第一电压信号或来自所述第二电压信号端的第二电压信号传输至相邻的下一个输出子电路；
最后一个输出子电路被配置为，在相邻的上一个输出子电路所输出的信号的控制下，将来自所述第一电压信号端的第一电压信号或来自所述第二电压信号端的第二电压信号传输至所述扫描信号输出端；
奇数个输出子电路中除第一个和最后一个输出子电路以外的其他输出子电路被配置为，在相邻的上一个输出子电路所输出的信号的控制下，将来自所述第一电压信号端的第一电压信号或来自所述第二电压信号端的第二电压信号传输至相邻的下一个输出子电路。
12.根据权利要求11所述的移位寄存器，其特征在于，所述输出电路包括：
第一输出子电路，与所述第三节点、所述第一电压信号端、所述第二电压信号端、和第七节点耦接；所述第一输出子电路被配置为，在所述第三节点的电压的控制下，将来自所述第一电压信号端的第一电压信号或来自所述第二电压信号端的第二电压信号传输至所述第七节点；
第二输出子电路，与所述第七节点、所述第一电压信号端、所述第二电压信号端、和第八节点耦接；所述第二输出子电路被配置为，在所述第七节点的电压的控制下，将来自所述第一电压信号端的第一电压信号或来自所述第二电压信号端的第二电压信号传输至所述第八节点；
第三输出子电路，与所述第八节点、所述第一电压信号端、所述第二电压信号端、和所述扫描信号输出端耦接；所述第三输出子电路被配置为，在所述第八节点的电压的控制下，将来自所述第一电压信号端的第一电压信号或来自所述第二电压信号端的第二电压信号传输至所述扫描信号输出端。
13.根据权利要求12所述的移位寄存器，其特征在于，
所述第一输出子电路包括：
第十二晶体管，所述第十二晶体管的控制极与所述第三节点耦接，所述第十二晶体管的第一极与所述第一电压信号端耦接，所述第十二晶体管的第二极与所述第七节点耦接；
第十三晶体管，所述第十三晶体管的控制极与所述第三节点耦接，所述第十三晶体管的第一极与所述第二电压信号端耦接，所述第十三晶体管的第二极与所述第七节点耦接；
所述第二输出子电路包括：
第十四晶体管，所述第十四晶体管的控制极与所述第七节点耦接，所述第十四晶体管的第一极与所述第一电压信号端耦接，所述第十四晶体管的第二极与所述第八节点耦接；
第十五晶体管，所述第十五晶体管的控制极与所述第七节点耦接，所述第十五晶体管的第一极与所述第二电压信号端耦接，所述第十五晶体管的第二极与所述第八节点耦接；
所述第三输出子电路包括：
第十六晶体管，所述第十六晶体管的控制极与所述第八节点耦接，所述第十六晶体管的第一极与所述第一电压信号端耦接，所述第十六晶体管的第二极与所述扫描信号输出端耦接；
第十七晶体管，所述第十七晶体管的控制极与所述第八节点耦接，所述第十七晶体管的第一极与所述第二电压信号端耦接，所述第十七晶体管的第二极与所述扫描信号输出端耦接。
14.根据权利要求2所述的移位寄存器，其特征在于，所述输入电路包括：
第一初始化子电路，与所述第一节点、所述第二节点、所述第一电压信号端、所述第二电压信号端、和第九节点耦接；所述第一初始化子电路被配置为，在所述第二节点的电压的控制下，将来自所述第一电压信号端的第一电压信号传输至所述第一节点或将来自所述第二电压信号端的第二电压信号传输至所述第九节点；
第二初始化子电路，与所述信号输入端、所述第一节点、所述第一电压信号端、所述第二电压信号端、和所述第九节点耦接；所述第二初始化子电路被配置为，在来自所述信号输入端的输入信号的控制下，将来自所述第一电压信号端的第一电压信号或所述第九节点的电压传输至所述第一节点。
15.根据权利要求14所述的移位寄存器，其中，所述第一初始化子电路包括：
第十八晶体管，所述第十八晶体管的控制极与所述第二节点耦接，所述第十八晶体管的第一极与所述第一电压信号端耦接，所述第十八晶体管的第二极与所述第一节点耦接；
第十九晶体管，所述第十九晶体管的控制极与所述第二节点耦接，所述第十九晶体管的第一极与所述第二电压信号端耦接，所述第十九晶体管的第二极与所述第九节点耦接；
所述第二初始化子电路包括：
第二十晶体管，所述第二十晶体管的控制极与所述信号输入端耦接，所述第二十晶体管的第一极与所述第一电压信号端耦接，所述第二十晶体管的第二极与所述第一节点耦接；
第二十一晶体管，所述第二十一晶体管的控制极与所述信号输入端耦接，所述第二十一晶体管的第一极与所述第九节点耦接，所述第二十一晶体管的第二极与所述第一节点耦接。
16.根据权利要求1所述的移位寄存器，其特征在于，还包括：
复位电路，与所述第一电压信号端、所述第二节点、和复位信号端耦接；所述复位电路被配置为，在来自所述复位信号端的复位信号的控制下，将来自所述第一电压信号端的第一电压信号传输至所述第二节点。
17.根据权利要求16所述的移位寄存器，其特征在于，所述复位电路包括：
第二十二晶体管，所述第二十二晶体管的控制极与所述复位信号端耦接，所述第二十二晶体管的第一极与所述第一电压信号端耦接，所述第二十二晶体管的第二极与所述第二节点耦接。
18.根据权利要求1～17中任一项所述的移位寄存器，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第十八晶体管、第十九晶体管、第二十晶体管、和第二十一晶体管；
其中，第一晶体管、第三晶体管、第五晶体管、第七晶体管、第十八晶体管、和第二十晶体管为p型晶体管；第二晶体管、第四晶体管、第六晶体管、第八晶体管、第十九晶体管、和第二十一晶体管为n型晶体管；
所述移位寄存器的输出电路包括奇数个输出子电路，每个输出子电路包括一个p型晶体管和一个n型晶体管；
在所述移位寄存器还包括第九晶体管、第十晶体管、和第十一晶体管的情况下，第九晶体管和第十一晶体管为p型晶体管，第十晶体管为n型晶体管；
在所述移位寄存器还包括第二十二晶体管的情况下，第二十二晶体管为p型晶体管。
19.一种栅极驱动电路，其特征在于，包括：
至少两个级联的如权利要求1～18中任一项所述的移位寄存器。
20.根据权利要求19所述的栅极驱动电路，其特征在于，每相邻两个移位寄存器中，下一级移位寄存器的信号输入端与上一级的移位寄存器的级联信号输出端耦接，第一级移位寄存器的信号输入端与初始化信号端耦接；
所述栅极驱动电路还包括：
第一时钟信号线，与每个所述移位寄存器的第一时钟信号端耦接；
第二时钟信号线，与奇数级移位寄存器的第二时钟信号端耦接；
第三时钟信号线，与偶数级移位寄存器的第二时钟信号端耦接。
21.一种移位寄存器的驱动方法，其特征在于，应用于权利要求1～18中任一项所述的移位寄存器；一个帧周期包括充电阶段和输出阶段，所述驱动方法包括：
在所述充电阶段，
输入电路在来自信号输入端的输入信号的低电压的控制下，将来自第一电压信号端的第一电压信号传输至第一节点；
第一控制电路在来自第一时钟信号端的第一时钟信号的高电压以及所述第一节点的高电压的控制下，将来自第二电压信号端的第二电压信号传输至第二节点；
第二控制电路在所述第二节点的低电压的控制下，将来自第二时钟信号端的第二时钟信号的高电压传输至第三节点；
输出电路在所述第三节点的高电压的控制下，将来自所述第二电压信号端的第二电压信号传输至扫描信号输出端；
在所述输出阶段，
所述输入电路在所述第二节点的低电压的控制下，将来自所述第一电压信号端的第一电压信号传输至所述第一节点；
所述第一控制电路在来自第一时钟信号端的第一时钟信号的高电压以及所述第一节点的高电压的控制下，将来自第二电压信号端的第二电压信号传输至所述第二节点；
所述第二控制电路在所述第二节点的低电压的控制下，将来自第二时钟信号端的第二时钟信号的低电压传输至所述第三节点；
所述输出电路在所述第三节点的低电压的控制下，将来自所述第一电压信号端的第一电压信号传输至所述扫描信号输出端。
22.根据权利要求21所述的移位寄存器的驱动方法，其特征在于，所述移位寄存器还包括复位电路；所述输入电路还与所述第二电压信号端、和所述第二节点耦接，所述第一控制电路还与所述第一电压信号端耦接，所述第二控制电路还与所述第一电压信号端耦接，所述输出电路还与所述第二电压信号端耦接；一个帧周期还包括去噪阶段和复位阶段，所述驱动方法还包括：
在所述去噪阶段，
所述输入电路在来自所述信号输入端的输入信号的高电压和所述第二节点的高电压的控制下，将来自所述第二电压信号端的第二电压信号传输至所述第一节点；
所述第一控制电路在来自所述第一时钟信号端的第一时钟信号的低电压和所述第一节点的低电压的控制下，将来自所述第一电压信号端的第一电压信号传输至第二节点；
所述第二控制电路在所述第二节点的高电压的控制下，将来自所述第一电压信号端的第一电压信号传输至所述第三节点；
所述输出电路在所述第三节点的高电压的控制下，将来自所述第二电压信号端的第二电压信号传输至所述扫描信号输出端。
在所述复位阶段，
所述复位电路在来自复位信号端的复位信号的控制下，将来自所述第一电压信号端的第一电压信号传输至所述第二节点；
所述输入电路在来自信号输入端的输入信号的高电压以及所述第二节点的高电压的控制下，将来自所述第二电压信号端的第二电压信号传输至所述第一节点；
所述第一控制电路在所述第一节点的低电压的控制下，将来自所述第一电压信号端的第一电压信号传输至所述第二节点。
23.一种显示装置，包括：如权利要求19或20所述的栅极驱动电路。