技术特征：
1.一种多模式输入的eeprom芯片，其特征在于包括串行输入模块、并行输入模块、数据选择器、地址译码模块、数据总合模块和存储模块，所述的地址译码模块用于将外部输入的串行数据或并行数据包含的地址信息转换成对应的块选地址信号、行地址信号和具有预设位数的位地址信号，并由所述的地址译码模块根据外部发送的数据采集时钟信号分别将位地址信号发送至所述的串行输入模块，将行地址信号发送至所述的并行输入模块及所述的数据总合模块，将块选地址信号发送至所述的存储模块，所述的并行输入模块设置有位数与位地址信号的预设位数一致的并行数据输入端，所述的数据选择器设置有第一输入端、第二输入端、使能信号输入端和数据输出端，所述的串行输入模块用于根据外部发送的数据采集时钟信号接收外部输入的与数据采集时钟信号对应的串行数据，并按位地址信号将串行数据发送至所述的数据选择器的第一输入端，所述的并行输入模块用于接收外部输入的并行数据，并按行地址信号将并行数据发送至所述的数据选择器的第二输入端，所述的数据选择器的使能信号输入端用于接收外部使能信号，所述的数据选择器用于根据接收到的外部使能信号选择与当前的外部使能信号对应的串行数据或并行数据从数据输出端传输至所述的数据总合模块，所述的数据总合模块根据接收到的行地址信号将接收到的数据扩展到位宽与所述的存储模块的位宽相一致的待存储数据并发送至所述的存储模块，所述的存储模块根据接收到的块选地址信号将待存储数据存储至对应的存储位置。2.根据权利要求1所述的一种多模式输入的eeprom芯片，其特征在于所述的串行输入模块包括第一反相器、二输入与门和数量与位地址信号的预设位数一致的n个nmos管，所述的并行输入模块包括s输入或非门、第二反相器和第一n位传输门，其中，定义所述的存储模块的每行容量为y，当y/n为整数时，s=y/n，当y/n不是整数时，s为比y/n所得结果大且最接近的一个整数，所述的数据选择器包括第三反相器、第一n位缓冲器、第二n位缓冲器、第二n位传输门和第三n位传输门，所述的第一反相器的输入端用于接收外部数据采集时钟信号，所述的第一反相器的输出端与所述的二输入与门的第一输入端连接，所述的二输入与门的第二输入端用于接收外部输入的串行数据，所述的二输入与门的输出端与所述的nmos管的漏极连接，每个所述的nmos管的栅极用于按序逐一接收所述的地址译码模块发送的位地址信号中对应的一位信号，所述的nmos管的源极与所述的第二n位传输门的in引脚连接，所述的第一n位传输门的in引脚用于接收外部输入的并行数据，所述的s输入或非门的s个输入端用于按序逐一接收所述的地址译码模块发送的行地址信号中对应的一位信号，所述的s输入或非门的输出端、所述的第二反相器的输入端及所述的第一n位传输门的gp引脚连接，所述的第二反相器的输出端与所述的第一n位传输门的gn引脚连接，所述的第一n位传输门的out引脚与所述的第三n位传输门的in引脚连接，所述的第三反相器的输入端、所述的第二n位传输门的gp引脚、所述的第三n位传输门的gn引脚连接且用于接入外部使能信号，所述的第三反相器的输出端、所述的第二n位传输门的gn引脚及所述的第三n位传输门的gp引脚连接，所述的第二n位传输门的out引脚与所述的第一n位缓冲器的输入端连接，所述的第三n位传输门的out引脚与所述的第二n位缓冲器的输入端连接，所述的第一n位缓冲器的输出端及所述的第二n位缓冲器的输出端连接并作为所述的数据选择器的数据输出端。
技术总结
本发明公开了一种多模式输入的EEPROM芯片，特点是包括串行输入模块、并行输入模块、数据选择器、地址译码模块、数据总合模块和存储模块，地址译码模块用于将外部输入的串行数据或并行数据包含的地址信息转换成对应的块选地址信号、行地址信号和具有预设位数的位地址信号，数据选择器用于根据接收到的外部使能信号选择与当前的外部使能信号对应的串行数据或并行数据从数据输出端传输至数据总合模块，数据总合模块根据接收到的行地址信号将接收到的数据扩展到位宽与存储模块的位宽相一致的待存储数据并发送至存储模块，存储模块根据接收到的块选地址信号将待存储数据存储至对应的存储位置；优点是拥有两种不同的输入模式，实用性和切换灵活性较高。实用性和切换灵活性较高。实用性和切换灵活性较高。
技术研发人员：王明宇 任卫东
受保护的技术使用者：宁波宇喆电子科技有限公司
技术研发日：2021.05.11
技术公布日：2021/9/24