本发明涉及磁性随机存储器(mram),尤其涉及一种mram芯片的阵列结构。
背景技术:
1、磁性随机存储器(mram)具有读写速度快,功耗低,集成度高,耐擦写次数高,可与cmos工艺集成等特点,是极具潜力的新型存储器。
2、mram芯片包括阵列区和逻辑区,mtj阵列区集成在cmos后端工艺的金属线中,阵列由若干行和若干列的位元矩阵组成。mram芯片存储单元包括磁性隧道结(mtj)和1个或多个场效应管(mos管)。mtj耐擦写次数与施加在mtj两端电压相关,过高的写电压会击穿磁性隧道结,降低器件寿命。
3、通常情况下,电源分布在阵列中间,导致电源输出的写电压到各个位元走线长度有所差异。当走线材料、宽度一定时,走线越长,线阻越大,因此距离电源端较近的位元写电压比距离电源端较远的位元写电压高。为保证芯片的写入成功率,需保证远端位元的写电压满足最低写电压要求,这样会导致近端位元写电压过高,严重影响芯片工作寿命。
4、通过实际测试发现,由于线阻的不同,离电源的近远端位元由于分压不同,耐擦写次数有较大区别,电源近端的位元耐擦写次数失效数占据阵列总失效数的约50%。因此,有必要改进阵列结构,提高磁性随机存储器芯片耐擦写次数。
技术实现思路
1、为解决上述问题,本发明提供了一种mram芯片的阵列结构,能够实现mtj分压在芯片内均匀分布,提高mram芯片耐擦写次数。
2、本发明提供一种mram芯片的阵列结构,包括:呈阵列形式排布的多个存储单元,每个存储单元包括mos晶体管和磁性隧道结;
3、多条字线及多条位线;
4、所述阵列结构沿着位线延伸方向按距离电源端的远近分为多个子阵列,不同子阵列中存储单元的mos管栅极宽度不同,从靠近电源端到远离电源端各所述子阵列中存储单元的mos管栅极宽度依次增加。
5、可选地,连接于同一条位线的各所述子阵列中的各存储单元,其存储单元电阻与位线寄生电阻之和相等或接近相等,其中存储单元电阻由mos管电阻与磁性隧道结电阻构成。
6、可选地,位于同一个子阵列中的存储单元的mos管栅极宽度相同。
7、可选地,若所述阵列结构包括n条字线,所述子阵列的个数为n,则1≤n≤n。
8、可选地,将同一条字线连接的一行存储单元作为一个子阵列。
9、可选地,将相邻两条字线连接的两行存储单元作为一个子阵列,所述子阵列中连接于同一条位线的相邻两个存储单元的mos管共用源极。
10、可选地,阵列结构包括多条源线,连接于所述mos管的源极,所述源线与所述位线采用平行布局。
11、本发明提供的mram芯片的阵列结构,通过调节距离电源端近端远端的存储位元内mos管栅极宽度,进而调节位元电阻大小,抵消芯片长走线引入的寄生电阻差值,实现mtj分压在芯片内均匀分布,消除芯片内不同位元耐擦写次数的差异,提高芯片耐擦写次数。
1.一种mram芯片的阵列结构,其特征在于,包括:
2.根据权利要求1所述的mram芯片的阵列结构,其特征在于,连接于同一条位线的各所述子阵列中的各存储单元,其存储单元电阻与位线寄生电阻之和相等或接近相等,其中存储单元电阻由mos管电阻与磁性隧道结电阻构成。
3.根据权利要求1所述的mram芯片的阵列结构,其特征在于,位于同一个子阵列中的存储单元的mos管栅极宽度相同。
4.根据权利要求1所述的mram芯片的阵列结构,其特征在于,若所述阵列结构包括n条字线,所述子阵列的个数为n,则1≤n≤n。
5.根据权利要求1所述的mram芯片的阵列结构,其特征在于,将同一条字线连接的一行存储单元作为一个子阵列。
6.根据权利要求1所述的mram芯片的阵列结构,其特征在于,将相邻两条字线连接的两行存储单元作为一个子阵列,所述子阵列中连接于同一条位线的相邻两个存储单元的mos管共用源极。
7.根据权利要求1所述的mram芯片的阵列结构,其特征在于,阵列结构包括多条源线,连接于所述mos管的源极,所述源线与所述位线采用平行布局。