技术特征：
1.一种信号采样电路，其特征在于，所述信号采样电路包括输入采样电路、逻辑运算电路、指令译码电路和合并输出电路；其中，所述输入采样电路，用于根据第一时钟信号分别对第一片选信号和第一命令地址信号进行采样处理，得到第二片选信号和第二命令地址信号；其中，所述第二命令地址信号中包括初始指令信号；所述逻辑运算电路，用于对所述第一时钟信号和所述第二片选信号进行逻辑运算，得到片选时钟信号；所述指令译码电路，用于根据所述片选时钟信号和所述第二片选信号对所述初始指令信号进行译码和采样处理，得到目标指令信号；所述合并输出电路，用于根据所述片选时钟信号对所述第二命令地址信号进行采样及输出合并处理，得到目标地址信号。2.根据权利要求1所述的信号采样电路，其特征在于，所述信号采样电路还包括接收电路，且所述接收电路与所述输入采样电路连接；其中，所述接收电路，用于接收初始命令地址信号、初始片选信号和初始时钟信号，输出所述第一命令地址信号、所述第一片选信号和所述第一时钟信号。3.根据权利要求2所述的信号采样电路，其特征在于，所述接收电路包括第一接收电路、第二接收电路和第三接收电路；其中，所述第一接收电路，用于接收初始命令地址信号，输出所述第一命令地址信号；所述第二接收电路，用于接收初始片选信号，输出所述第一片选信号；所述第三接收电路，用于接收初始时钟信号，并对所述初始时钟信号进行分频处理，得到第一时钟奇信号和第一时钟偶信号；其中，所述第一时钟奇信号和所述第一时钟偶信号的时钟周期均是所述初始时钟信号的时钟周期的两倍，且所述第一时钟信号是由所述第一时钟奇信号和所述第一时钟偶信号组成，所述第一时钟奇信号和所述第一时钟偶信号之间的相位差为180度。4.根据权利要求3所述的信号采样电路，其特征在于，所述输入采样电路包括命令地址采样电路和片选采样电路；其中，所述命令地址采样电路，用于根据所述第一时钟信号对所述第一命令地址信号进行采样处理，得到所述第二命令地址信号；所述片选采样电路，用于根据所述第一时钟信号对所述第一片选信号进行采样及反相处理，得到所述第二片选信号。5.根据权利要求4所述的信号采样电路，其特征在于，所述命令地址采样电路包括第一采样电路和第二采样电路；其中，所述第一采样电路，用于根据所述第一时钟偶信号对所述第一命令地址信号进行采样处理，得到第二命令地址偶信号；所述第二采样电路，用于根据所述第一时钟奇信号对所述第一命令地址信号进行采样处理，得到第二命令地址奇信号；其中，所述第二命令地址信号是由所述第二命令地址偶信号和所述第二命令地址奇信号组成，所述初始指令信号是由初始指令偶信号和初始指令奇信号组成，且所述第二命令地址偶信号包括所述初始指令偶信号，所述第二命令地址奇信号包括所述初始指令奇信
号。6.根据权利要求5所述的信号采样电路，其特征在于，所述片选采样电路包括第三采样电路和第四采样电路；其中，所述第三采样电路，用于根据所述第一时钟偶信号对所述第一片选信号进行采样及反相处理，得到第二片选偶信号；所述第四采样电路，用于根据所述第一时钟奇信号对所述第一片选信号进行采样及反相处理，得到第二片选奇信号；其中，所述第二片选信号是由所述第二片选偶信号和所述第二片选奇信号组成。7.根据权利要求6所述的信号采样电路，其特征在于，所述逻辑运算电路包括第一逻辑电路和第二逻辑电路；其中，所述第一逻辑电路，用于接收所述第一时钟偶信号和所述第二片选偶信号，并对所述第一时钟偶信号和所述第二片选偶信号进行逻辑运算，得到片选时钟偶信号；所述第二逻辑电路，用于接收所述第一时钟奇信号和所述第二片选奇信号，并对所述第一时钟奇信号和所述第二片选奇信号进行逻辑运算，得到片选时钟奇信号；其中，所述片选时钟信号是由所述片选时钟偶信号和所述片选时钟奇信号组成。8.根据权利要求7所述的信号采样电路，其特征在于，所述第一逻辑电路包括第一缓冲器和第一与门；其中，所述第一缓冲器，用于对所述第一时钟偶信号进行延时处理，得到中间时钟偶信号；所述第一与门，用于对所述第二片选偶信号和所述中间时钟偶信号进行与运算，得到所述片选时钟偶信号。9.根据权利要求7所述的信号采样电路，其特征在于，所述第二逻辑电路包括第二缓冲器和第二与门；其中，所述第二缓冲器，用于对所述第一时钟奇信号进行延时处理，得到中间时钟奇信号；所述第二与门，用于对所述第二片选奇信号和所述中间时钟奇信号进行与运算，得到所述片选时钟奇信号。10.根据权利要求7所述的信号采样电路，其特征在于，所述指令译码电路包括第一指令译码电路、第二指令译码电路和或门；其中，所述第一指令译码电路，用于根据所述片选时钟偶信号和所述第二片选偶信号对所述初始指令偶信号进行译码和采样处理，得到指令偶信号；所述第二指令译码电路，用于根据所述片选时钟奇信号和所述第二片选奇信号对所述初始指令奇信号进行译码和采样处理，得到指令奇信号；所述或门，用于对所述指令偶信号和所述指令奇信号进行或运算，得到所述目标指令信号。11.根据权利要求10所述的信号采样电路，其特征在于，所述第一指令译码电路包括第一译码电路、第五采样电路和第三与门；其中，所述第一译码电路，用于对所述初始指令偶信号进行译码处理，得到指令译码偶信号；所述第五采样电路，用于根据所述片选时钟偶信号对所述指令译码偶信号进行采样处理，得到指令采样偶信号；所述第三与门，用于对所述第二片选偶信号与所述指令采样偶信号进行与运算，得到
所述指令偶信号。12.根据权利要求10所述的信号采样电路，其特征在于，所述第二指令译码电路包括第二译码电路、第六采样电路和第四与门；其中，所述第二译码电路，用于对所述初始指令奇信号进行译码处理，得到指令译码奇信号；所述第六采样电路，用于根据所述片选时钟奇信号对所述指令译码奇信号进行采样处理，得到指令采样奇信号；所述第四与门，用于对所述第二片选奇信号与所述指令采样奇信号进行与运算，得到所述指令奇信号。13.根据权利要求7所述的信号采样电路，其特征在于，所述第一片选信号是表征目标芯片被选中的信号，且所述第一片选信号为低电平有效的脉冲信号；其中，若所述第一片选信号在偶数时钟周期的上升沿采样为低电平，则确定所述第二片选偶信号为高电平有效的脉冲信号，以及确定所述片选时钟偶信号为高电平有效的脉冲信号；或者，若所述第一片选信号在奇数时钟周期的上升沿采样为低电平，则确定所述第二片选奇信号为高电平有效的脉冲信号，以及确定所述片选时钟奇信号为高电平有效的脉冲信号。14.根据权利要求13所述的信号采样电路，其特征在于，所述合并输出电路包括第三逻辑电路、第四逻辑电路和第七采样电路；其中，所述第三逻辑电路，用于对所述片选时钟偶信号进行逻辑运算，得到第一使能偶信号和第二使能偶信号，且所述第一使能偶信号和所述第二使能偶信号之间的相位差为180度；所述第四逻辑电路，用于对所述片选时钟奇信号进行逻辑运算，得到第一使能奇信号和第二使能奇信号，且所述第一使能奇信号和所述第二使能奇信号之间的相位差为180度；所述第七采样电路，用于根据所述第一使能偶信号、所述第二使能偶信号、所述第一使能奇信号和所述第二使能奇信号对所述第二命令地址偶信号和所述第二命令地址奇信号进行采样处理，得到所述目标地址信号。15.根据权利要求14所述的信号采样电路，其特征在于，所述第七采样电路，具体用于在所述片选时钟偶信号为高电平有效的脉冲信号情况下，根据所述第一使能偶信号和所述第二使能偶信号对所述第二命令地址偶信号进行采样处理，得到所述目标地址信号；或者，在所述片选时钟奇信号为高电平有效的脉冲信号情况下，根据所述第一使能奇信号和所述第二使能奇信号对所述第二命令地址奇信号进行采样处理，得到所述目标地址信号。16.一种半导体存储器，其特征在于，包括如权利要求1至15任一项所述的信号采样电路。17.根据权利要求16所述的半导体存储器，其特征在于，所述半导体存储器为动态随机存取存储器dram芯片。
技术总结
本公开实施例提供了一种信号采样电路以及半导体存储器，该信号采样电路包括：输入采样电路，用于根据第一时钟信号分别对第一片选信号和第一命令地址信号进行采样处理，得到第二片选信号和第二命令地址信号，第二命令地址信号中包括初始指令信号；逻辑运算电路，用于对第一时钟信号和第二片选信号进行逻辑运算，得到片选时钟信号；指令译码电路，用于根据片选时钟信号和第二片选信号对初始指令信号进行译码和采样处理，得到目标指令信号；合并输出电路，用于根据片选时钟信号对第二命令地址信号进行采样及输出合并处理，得到目标地址信号。如此，能够实现目标地址信号和目标指令信号之间的时序对齐。号之间的时序对齐。号之间的时序对齐。
技术研发人员：黄泽群
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2022.03.23
技术公布日：2022/6/28