基于非线性忆阻器阵列的随机数产生器

1.本发明属于微电子器件及电路领域，更具体地，涉及一种基于非线性忆阻器阵列的随机数产生器。


背景技术：

2.信息安全是大数据时代非常重要的领域，随机数产生器是重要的安全原语，用于产生随机数作为密钥对核心数据进行加密处理。
3.然而现有的随机数产生器往往每次只能产生单位比特数据，吞吐率较低，而且需要专用的电路模块，占用一定的面积，这对于本身结构就非常紧凑的边缘端设备来说是难以容忍的，如果能在已存在的某些重要电路模块的基础上，仅仅通过改变电路的输入信号就可以收集到其工作过程中的随机源，则可以极为便捷地实现随机数产生器，同时大大减少了专用的电路开销。
4.然而对于普通忆阻器，这种方案并不适用，由于不存在这种本征电压范围，在连续多次读取下，得到的电流值或电阻值一般是一致的或者差别较小，这样便无法连续的产生随机数。


技术实现要素：

5.针对现有技术的以上缺陷或改进需求，本发明提供了一种基于非线性忆阻器阵列的随机数产生器，其目的在于减少电路开销，同时提高随机数生成的速度。
6.本发明提供了一种基于非线性忆阻器阵列的随机数产生器，包括：可变信号激励电路、非线性忆阻器阵列、adc阵列和寄存器；非线性忆阻器阵列的输入端连接至可变信号激励电路的输出端，用于根据可变信号激励电路输出的激励电压信号输出模拟随机信号；adc阵列的输入端连接至非线性忆阻器阵列的输出端，用于读取模拟随机信号，并将其转换为数字随机信号；寄存器的输入端连接至adc阵列的输出端，用于暂存所述数字随机信号并输出随机数。
7.其中，激励电压信号的大小在所述非线性忆阻器阵列中非线性忆阻器的本征电压范围内取值。
8.更进一步地，非线性忆阻器的本征电压范围小于所述非线性忆阻器的标准读电压范围，且所述本征电压范围为正电压区域或负电压区域。
9.在本发明实施例中，非线性忆阻器阵列中的非线性忆阻器为具有非线性本征区域的非易失性器件。
10.其中，非线性忆阻器为阻变存储器、铁电存储器、相变存储器、自选转移力矩-磁随机存储器、nor flash器件或nand flash器件。
11.具体地，阻变存储器包括依次设置的衬底、第一电极层、功能层和第二电极层，所述功能层为单层功能层或者双层功能层或者多层功能层。
12.更进一步地，单层功能层的材料为tao
x
、tio
x
、hfo
x
、alo
x
、nbo
x
、zro
x
、wo
x
、yo
x
、zno
x
、
cuo
x
、nio
x
、mgo
x
、tbo
x
、vo
x
、ybo
x
、feo
x
、sio
x
、sin
x
、life
x
oy、linb
x
oy、lita
x
oy、lati
x
oy、金属氮化物、金属硼化物、bn、金属掺杂氧化物、si掺杂金属氧化物和有机化合物中的一种或多种。
13.双层功能层由阻变层和阻挡层组成；所述阻变层的材料为tao
x
、tio
x
、hfo
x
、alo
x
、nbo
x
、zro
x
、wo
x
、yo
x
、zno
x
、cuo
x
、nio
x
、mgo
x
、tbo
x
、vo
x
、ybo
x
、feo
x
、sio
x
、sin
x
、金属氮化物、金属硼化物、bn、金属掺杂氧化物、si掺杂金属氧化物和有机化合物中的一种或多种；所述阻挡层的材料为具有完全化学计量比或者接近完全化学计量比的最高价态的金属氧化物(hfo
x
、alo
x
、tao
x
、tio
x
、nbo
x
、zro
x
、wo
x
、yo
x
、zno
x
、cuo
x
、nio
x
、mgo
x
、tbo
x
、vo
x
、ybo
x
、feo
x
)、sio
x
、sin
x
、金属氮化物、金属硼化物、bn、金属掺杂氧化物、si掺杂金属氧化物和有机化合物中的一种或者多种。
14.多层功能层中的每一种材料均由tao
x
、tio
x
、hfo
x
、alo
x
、nbo
x
、zro
x
、wo
x
、yo
x
、zno
x
、cuo
x
、nio
x
、mgo
x
、tbo
x
、vo
x
、ybo
x
、feo
x
、sio
x
、yo
x
、sin
x
、life
x
oy、linb
x
oy、lita
x
oy、lati
x
oy、金属氮化物、金属硼化物、bn、金属掺杂氧化物、si掺杂金属氧化物和有机化合物中的一种或多种组成。
15.更进一步地，非线性忆阻器阵列为二维十字交叉杆结构或其他二维平面结构阵列、三维水平堆叠结构、三维垂直堆叠结构或其他三维堆叠结构，阵列规模至少为1
×
1或1
×1×
1，另外也可以为分立上电极的单个小方块结构的器件。
16.总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
17.1、本发明提供的基于非线性忆阻器阵列的随机数产生器可以显著减少电路开销，利用非线性忆阻器的本征特性，仅需要与阵列输入端相连的可变信号激励电路、与输出端相连的adc阵列与寄存器就可以实现，不存在电路之间的互联以及交错。
18.2、本发明提供的基于非线性忆阻器阵列的随机数产生器，可以大大提升随机比特生成的速度，理论上来说，阵列级联的dac与adc数量越多，生成随机比特的速度就越快，同时，dac释放激励信号的速度越快，生成随机比特的速度同样也越快。
19.3、利用本发明提供的基于非线性忆阻器阵列的随机数产生器，可直接在存储器阵列上实现，不受时间和空间的限制，可以在任意空闲或者非空闲的存储器上实现，因此具有极高的时间复用性和空间复用性。
20.4、本发明提供的基于非线性忆阻器阵列的随机数产生器既可以利用存储阵列的全局随机特性作为熵源，也可以利用单个器件单元的随机特性作为熵源，因此具有极高的可靠性和灵活性。
21.5、本发明提供的基于非线性忆阻器阵列的随机数产生器，基于器件自身具备的随机性，可以批量产生随机数，而非像传统的随机数产生器，单比特生成，因此密钥空间巨大，同时具有高吞吐率的特点。
22.6、本发明提供的基于非线性忆阻器阵列的随机数产生器，是作为隐藏的功能模块寄生于计算机系统中，因此具有极高的安全性，无法被单独破坏和暴力攻击。
附图说明
23.图1为本发明提供的随机数产生器的系统结构示意图；
24.图2为本发明随机数产生器的工作示意图；
25.图3为本发明提供的非线性阻变存储器、铁电存储器、相变存储器、自选转移力矩-磁随机存储器的器件单元结构示意图；
26.图4为本发明实施例提供的非线性阻变存储器的器件结构示意图；
27.图5为本发明实施例提供的非线性阻变存储器的电流-电压曲线图；
28.图6为本发明实施例提供的非线性阻变存储器的高低阻态分布图；
29.图7(a)为本发明实施例提供的处于低阻态的非线性阻变存储器在0.2v读取电压下进行10000次读取操作的阻值结果；(b)为本发明实施例提供的处于高阻态的非线性阻变存储器在0.2v读取电压下进行10000次读取操作的阻值结果；
30.图8(a)为本发明实施例提供的处于低阻态的非线性阻变存储器在0.2v读取电压下进行10000次读取操作的阻值结果的统计分布直方图；(b)为本发明实施例提供的处于高阻态的非线性阻变存储器在0.2v读取电压下进行10000次读取操作的阻值结果的统计分布直方图；
31.图9(a)为本发明实施例提供的处于低阻态的非线性阻变存储器在1.2v读取电压下进行10000次读取操作的阻值结果；(b)为本发明实施例提供的处于高阻态的非线性阻变存储器在1.2v读取电压下进行10000次读取操作的阻值结果；
32.图10(a)为本发明实施例提供的处于低阻态的非线性阻变存储器在1.2v读取电压下进行10000次读取操作的阻值结果的统计分布直方图；(b)为本发明实施例提供的处于高阻态的非线性阻变存储器在1.2v读取电压下进行10000次读取操作的阻值结果的统计分布直方图；
33.图11为本发明实施例提供的自整流阻变存储器的典型电流-电压曲线示意图；
34.图12为本发明实施例提供的自选通阻变存储器的典型电流-电压曲线示意图；
35.图13为本发明实施例提供的非线性铁电存储器的典型电流-电压曲线示意图；
36.图14为本发明实施例提供的非线性相变存储器的典型电流-电压曲线示意图；
37.其中，100为随机数产生器，101为可变信号激励电路，102为非线性忆阻器阵列，103为模数转换器(adc)，104为寄存器。
具体实施方式
38.为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
39.非线性忆阻器作为一种特殊忆阻器件，具备本征电压范围，采用位于本征电压范围内的电压信号对器件进行读取操作，可以得到不固定的、杂乱的电流值或电阻值，这种特性和器件当下所处的电阻状态无关，且这种读取操作不会影响器件当下所处的电阻状态。
40.基于上述特性，本发明提供了一种基于非线性忆阻器阵列的随机数产生器，包括：
41.非线性忆阻器阵列作为熵源，基于其本征区域的器件阻态随机性，采取位于其本征区域的电压信号对器件进行读取操作，可以得到随机变化的电流值或电阻值，以此来产生随机数；
42.可变信号激励电路，主要由数模转换器组成，用于给忆阻器阵列施加信号激励，并且执行扩展功能，对忆阻器阵列中的多个器件同时施加信号激励，同一个忆阻器阵列可一
次提供更大数量的随机数；
43.模数转换器用于将忆阻器阵列输出的随机模拟电流信号转换为数字量，存入寄存器。
44.具体地，本发明提及的可变信号激励电路是数模转换器，输出端与非线性忆阻器阵列相连，用于产生不同幅值的电压脉冲，给非线性忆阻器阵列施加不同的读取电压，以适应输出端模数转换器的工作区间。
45.具体地，本发明提及的非线性忆阻器阵列中的非线性忆阻器是一种特殊的阻变存储器，该器件存在本征电压范围，采用位于本征电压范围内的电压信号对器件进行读取操作，可以得到不固定的、杂乱的电流值或电阻值，这种特性和器件当下所处的电阻状态无关，无论器件此刻处于初始态、高阻态还是低阻态均能表现出这种特性。
46.具体地，本发明提及的adc阵列中的adc为数模转换器，adc阵列是由多个adc组合而成，其输入端与非线性忆阻器阵列的输出端相连，用于读取阵列输出的模拟随机信号，并转换为数字电压存入寄存器。
47.具体地，本发明提及的寄存器用于暂存adc的输出的随机数。
48.在本发明实施例中，对非线性忆阻器进行位于本征电压范围内的电压信号的读取操作时，不会影响器件当下的阻值状态，也不会影响当下忆阻器阵列的存储内容。在提取完随机数后，对忆阻器阵列施加合适的读取信号，就可以再次准确地读出忆阻器阵列的存储内容。
49.作为本发明的一个实施例，非线性忆阻器的本征电压范围一般小于非线性忆阻器标准读电压，并且本征电压范围可位于正电压区域，也可位于负电压区域。
50.本发明实施例提供的基于非线性忆阻器阵列的随机数产生器工作原理如下：无论阵列中的器件处于何种阻态，通过位线(或字线)端的dac或adc将激励信号转换为模拟量或数字量施加在阵列上，字线(或位线)端的adc将阵列输出的随机模拟信号转换为数字量并存入寄存器中，再将其读取出来作为随机比特。
51.在本发明实施例中，非线性忆阻器阵列中的忆阻器可以为阻变存储器、铁电存储器、相变存储器、自选转移力矩-磁随机存储器、nor flash器件或nand flash器件。
52.作为本发明的一个实施例，非线性阻变存储器可以为自整流阻变存储器或自选通阻变存储器。
53.其中，非线性阻变存储器由衬底、第一电极层、功能层、第二电极层组成，其中功能层可以为单层功能层或者双层功能层或者多层功能层。
54.第一电极层的材料为金属单质、si单质、掺杂si的金属单质和和导电金属化合物中的一种或多种。
55.第二电极层的材料为金属单质、si单质、掺杂si的金属单质和导电金属化合物中的一种或多种。
56.单层功能层的材料为tao
x
、tio
x
、hfo
x
、alo
x
、nbo
x
、zro
x
、wo
x
、yo
x
、zno
x
、cuo
x
、nio
x
、mgo
x
、tbo
x
、vo
x
、ybo
x
、feo
x
、sio
x
、sin
x
、life
x
oy、linb
x
oy、lita
x
oy、lati
x
oy、金属氮化物、金属硼化物、bn、金属掺杂氧化物、si掺杂金属氧化物和有机化合物中的一种或多种。其中，x、y的取值小于或等于该氧化物在标准比下的值。
57.双层功能层由阻变层和阻挡层组成。其中，阻变层的材料为tao
x
、tio
x
、hfo
x
、alo
x
、
nbo
x
、zro
x
、wo
x
、yo
x
、zno
x
、cuo
x
、nio
x
、mgo
x
、tbo
x
、vo
x
、ybo
x
、feo
x
、sio
x
、sin
x
、金属氮化物、金属硼化物、bn、金属掺杂氧化物、si掺杂金属氧化物和有机化合物中的一种或多种。另外，阻挡层的材料为具有完全化学计量比或者接近完全化学计量比的最高价态的金属氧化物(hfo
x
、alo
x
、tao
x
、tio
x
、nbo
x
、zro
x
、wo
x
、yo
x
、zno
x
、cuo
x
、nio
x
、mgo
x
、tbo
x
、vo
x
、ybo
x
、feo
x
)、sio
x
、sin
x
、金属氮化物、金属硼化物、bn、金属掺杂氧化物、si掺杂金属氧化物和有机化合物中的一种或者多种。
58.多层功能层中的每一种材料均由tao
x
、tio
x
、hfo
x
、alo
x
、nbo
x
、zro
x
、wo
x
、yo
x
、zno
x
、cuo
x
、nio
x
、mgo
x
、tbo
x
、vo
x
、ybo
x
、feo
x
、sio
x
、yo
x
、sin
x
、life
x
oy、linb
x
oy、lita
x
oy、lati
x
oy、金属氮化物、金属硼化物、bn、金属掺杂氧化物、si掺杂金属氧化物和有机化合物中的一种或多种组成。
59.其中，多层功能层材料可以是同质的也可以是异质的。
60.在本发明实施例中，铁电存储器、相变存储器和自选转移力矩-磁随机存储器由衬底、第一电极层、功能层、第二电极层组成，其中功能层可以为单层功能层或者双层功能层或者多层功能层。
61.其中，铁电存储器的功能层材料为能够发生铁电效应的材料。
62.相变存储器的功能层材料为能够发生晶态与非晶态之间相互转换的材料。
63.自选转移力矩-磁随机存储器的功能层材料为能够发生磁阻效应的材料。
64.nor flash器件为或非门闪存非易失存储器。
65.nand flash器件为与非门闪存非易失存储器。
66.在本发明实施例中，非线性忆阻器阵列为二维十字交叉杆结构或其他二维平面结构阵列、三维水平堆叠结构、三维垂直堆叠结构或其他三维堆叠结构，阵列规模至少为1
×
1或1
×1×
1，另外也可以为分立上电极的单个小方块结构的器件。
67.为了更进一步的说明本发明实施例提供的随机数产生器，现参照附图并结合具体实例详述如下：
68.如图1所示，本发明实施例提供了一种随机数产生器100的系统结构示意图，其包括可变信号激励电路101，非线性忆阻器阵列102，adc阵列103和寄存器104，非线性忆阻器阵列102与可变信号激励电路101和adc阵列103相连，可变信号激励电路101主要由dac组成，用于将主处理器发送的数字信号转换为模拟的激励信号施加在忆阻器阵列上，可变信号激励电路101和adc阵列103与寄存器104相连，用于暂时存储主处理器发送过来的信号或发往主处理器的信号。
69.如图2所示，随机数产生器由dac阵列、非线性忆阻器阵列、adc阵列和寄存器组成，dac阵列级联在非线性忆阻器阵列的字(位)线端，adc阵列级联在非线性忆阻器阵列的位(字)线端，寄存器级联在adc阵列的输出端。在随机数产生器工作时，主处理器向dac阵列发送激励信号，激励信号位于本征电压区域内，在本实施例中取值可以为0.4v、0.6v、1.0v、0.2v等，adc读取非线性忆阻器阵列的输出的随机信号，转换为数字信号存入寄存器，并读取任意一位或多位的数据按阵列中的位置组成随机序列。dac和adc的个数并不受非线性忆阻器阵列规模的限制，三者各自的个数都至少为一个，至多和阵列的字(位)线个数相等，取决于该部分和非线性忆阻器阵列的哪一端相连。如果dac、adc、寄存器都只有一个，那就需要分时复用，对每行每列的单元分别进行操作；如果dac、adc、寄存器的个数和阵列的字
(位)线个数相等，那么就可以让整个阵列的所有单元同时工作，可以显著提升产生随机比特的速度。此外，寄存器个数同样不受与其级联的adc个数的限制，寄存器个数至少为一个，至多和adc个数相等，随机比特可以从寄存器的任一位或多位中提取。
70.如图3所示，本发明实施例提供了非线性阻变存储器、铁电存储器、相变存储器、自选转移力矩-磁随机存储器的器件单元结构，单个器件由第一电极、功能层和第二电极组成，其中功能层可以为单层、双层或者多层。
71.实施例1：
72.图4为本发明实施例提供的非线性阻变存储器的器件结构示意图，器件生长在si/sio2的沉底上，器件由下电极ta、功能层hfo2和tao
x
和上电极pt组成，ta和pt电极由直流磁控溅射制备，功能层hfo2由原子层沉积制备，功能层tao
x
由射频磁控溅射制备。
73.图5为本发明实施例提供的非线性阻变存储器的电流-电压曲线图，该器件同时也表现出自整流特性，器件的直流扫描电压范围为-4v到7v。如图3中所圈范围，为器件的本征电压范围。
74.如图6所示，选择2v为标准读取电压，在2v的读电压下，该非线性阻变存储器具有稳定分布的高低阻态，并且开关窗口大于30倍。
75.如图7和8所示，我们采用了0.2v的读取电压，分别对处于高阻态和低阻态的器件进行10000次读取操作，得到了阻值结果和相应的阻值分布直方图，可以看出每一组的读取阻值结果均为随机分布，并且呈现出高斯分布。
76.如图9和10所示，我们采用了1.2v的读取电压，分别对处于高阻态和低阻态的器件进行10000次读取操作，得到了阻值结果和相应的阻值分布直方图，可以看出每一组的读取阻值结果均为随机分布，并且呈现出高斯分布。
77.在此实施例中，可变激励信号范围为0到1.2v。在采用0到1.2v的电压信号进行读取操作后，读取的模拟量结果由adc电路转换为数字量，再由寄存器进行存储，寄存器中的任何一位或者多位都可以被提取出来作为随机比特。
78.实施例2：
79.如图11所示，本发明实施例提供了自整流阻变存储器的典型电流-电压曲线示意图，图中圈出部分即为本征电压范围，在采用位于此区域的电压信号进行读取操作后，读取的模拟量结果由adc电路转换为数字量，再由寄存器进行存储，寄存器中的任何一位或者多位都可以被提取出来作为随机比特。
80.实施例3：
81.如图12所示，本发明实施例提供了自选通阻变存储器的典型电流-电压曲线示意图，图中圈出部分即为本征电压范围，在采用位于此区域的电压信号进行读取操作后，读取的模拟量结果由adc电路转换为数字量，再由寄存器进行存储，寄存器中的任何一位或者多位都可以被提取出来作为随机比特。
82.实施例4：
83.如图13所示，本发明实施例提供了非线性铁电存储器的典型电流-电压曲线示意图，图中圈出部分即为本征电压范围，在采用位于此区域的电压信号进行读取操作后，读取的模拟量结果由adc电路转换为数字量，再由寄存器进行存储，寄存器中的任何一位或者多位都可以被提取出来作为随机比特。
84.实施例5：
85.如图14所示，本发明实施例提供了非线性相变存储器的典型电流-电压曲线示意图，图中圈出部分即为本征电压范围，在采用位于此区域的电压信号进行读取操作后，读取的模拟量结果由adc电路转换为数字量，再由寄存器进行存储，寄存器中的任何一位或者多位都可以被提取出来作为随机比特。
86.在实施例中，非线性忆阻器阵列可以为二维十字交叉杆结构或其他二维平面结构阵列、三维水平堆叠结构、三维垂直堆叠结构或其他三维堆叠结构，阵列规模至少为1
×
1或1
×1×
1，另外也可以为分立上电极的单个小方块结构的器件
87.本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。