存储装置和存储控制器的操作方法与流程

存储装置和存储控制器的操作方法
1.相关申请的交叉引用
2.本技术基于并要求于2021年7月29日在韩国知识产权局提交的韩国专利申请no.10-2021-0100138的优先权，并且以上标识的申请的公开内容通过引用整体地并入本文。
技术领域
3.本公开涉及存储器器件(memory device)，并且更具体地，涉及存储装置(storage device)和存储控制器的操作方法。


背景技术：

4.作为非易失性存储器，闪速存储器即使在电源中断时也可以保持所存储的数据。近来，已经广泛地使用包括闪速存储器的存储装置，诸如嵌入式多媒体卡(emmc)、通用闪存存储器(ufs)、固态硬盘(ssd)、存储卡等，并且存储装置对存储或传输大量数据是有用的。改进的存储装置以及用于改进存储装置的性能和可靠性的方法和设备的需求高。


技术实现要素：

5.本公开的各方面提供能够改进读取可靠性和性能的存储装置以及存储控制器的操作方法。
6.根据本发明构思的一些方面，提供了一种存储装置，所述存储装置包括非易失性存储器，所述非易失性存储器包括多个存储块，所述多个存储块包括第一块和第二块。所述第一块包括各自被配置为存储n位数据的第一存储单元，并且所述第二块包括各自被配置为存储m位数据的第二存储单元，其中n和m都是正整数并且n大于m。所述存储装置包括存储控制器，所述存储控制器被配置为在对所述第一块的读取回收操作期间，确定存储在所述第一块中的多条数据当中的读取热数据并且将所确定的读取热数据写入在所述第二块中。所述存储控制器包括热数据确定器，所述热数据确定器被配置为在所述读取回收操作期间，选择对应于所述第一块的页面当中的错误位数目等于或大于阈值的第一页面的第一字线，并且将在对应于与所述第一字线相邻的第二字线的至少一个页面存储中的数据确定为所述读取热数据。
7.根据本发明构思的一些方面，提供了一种存储装置，所述存储装置包括：非易失性存储器，所述非易失性存储器包括单阶单元(slc)块和多阶单元(mlc)块，其中所述slc块和所述mlc块各自包括在与衬底垂直的方向上堆叠的字线以及在水平方向上彼此相邻的第一串选择线和第二串选择线；以及存储控制器，所述存储控制器被配置为在对所述mlc块的读取回收操作期间，确定存储在所述mlc块中的多条数据当中的读取热数据并且将所述读取热数据写入在所述slc块中。所述存储控制器进一步被配置为在所述读取回收操作期间：选择所述mlc块中的各自具有等于或大于阈值的错误位数目并且各自对应于所述第一串选择线的第一页面和第二页面，以及将在对应于所述第二串选择线和第三字线的至少一个页面
中存储的数据确定为所述读取热数据，所述第三字线处于对应于所述第一页面的所述第一字线的第一垂直高度与对应于所述第二页面的第二字线的第二垂直高度之间的第三垂直高度。
8.根据本发明构思的一些方面，提供了一种被配置为控制非易失性存储器的存储控制器的操作方法，所述操作方法包括：在对所述非易失性存储器中包括的多个存储块当中的源块的读取回收操作期间，对所述源块的多个页面执行读取操作；选择所述多个页面中的错误位数目等于或大于阈值的第一页面；将在与对应于所选择的第一页面的第一字线相邻的第二字线的至少一个页面中存储的数据确定为读取热数据；以及将所述读取热数据写入在所述存储块当中的目标块中。
附图说明
9.根据结合附图进行的以下详细描述，将更清楚地理解本公开的各方面，在附图中：
10.图1是示出根据本发明构思的一些实施例的存储系统的框图；
11.图2示出了显示根据本发明构思的一些实施例的读取热数据的表；
12.图3至图5是示出根据本发明构思的一些实施例的存储装置的图；
13.图6是示出根据本发明构思的一些实施例的非易失性存储器的框图；
14.图7和图8是示出根据本发明构思的一些实施例的存储块的电路图；
15.图9和图10是根据本发明构思的一些实施例的存储控制器的操作方法的流程图；
16.图11至图13是示出根据本发明构思的一些实施例的存储控制器的图；
17.图14是根据本发明构思的一些实施例的存储控制器与非易失性存储器(nvm)之间的操作方法的流程图；
18.图15是示出根据本发明构思的一些实施例的映射表的图；
19.图16是示出根据本发明构思的一些实施例的存储装置的框图；以及
20.图17是示出可以应用根据本发明构思的一些实施例的存储装置的系统的框图。
具体实施方式
21.图1是示出根据本发明构思的一些实施例的存储系统10的框图。
22.参考图1，存储系统10可以包括存储装置100和主机200，因此，存储系统10可以被称为主机存储系统。存储装置100可以包括存储控制器110和非易失性存储器(nvm)120，并且存储控制器110和nvm 120可以通过通道ch彼此连接。根据一些实施例，存储控制器110可以被称为控制器、装置控制器或存储器控制器，并且在本文中被如此提及。根据一些实施例，nvm 120可以通过多个存储芯片(chip)或多个存储裸片(die)来实现。例如，存储芯片可以各自是双裸片封装件(ddp)、四裸片封装件(qdp)或八裸片封装件(odp)，本公开不限于此。
23.主机200可以包括主机控制器210和主机存储器220。主机存储器220可以充当用于暂时存储要发送到存储装置100的数据data(例如，要写入到nvm 120的数据)和/或从存储装置100发送的数据data(例如，从nvm 120读取的数据)的缓冲存储器。根据一些实施例，主机控制器210可以是包括在应用处理器(ap)中的多个模块之一，并且ap可以被实现为片上系统(soc)。在一些实施例中，主机存储器220可以是在ap中提供的嵌入式存储器，然而在其
他实施例中，主机存储器220可以是在ap外部提供的非易失性存储器或存储模块。
24.当从主机200接收的请求req是写入请求时，存储控制器110可以响应于来自主机200的写入请求而控制nvm 120将数据data写入到nvm 120。另外，当从主机200接收的请求req是读取请求时，存储控制器110可以响应于来自主机200的读取请求而控制nvm 120读取存储在nvm 120中的数据data。因此，存储装置100可以包括用于响应于来自主机200的请求req而存储数据data的存储介质。作为示例，存储装置100可以包括固态硬盘(ssd)、嵌入式存储器和可移动外部存储器中的至少一种。例如，当存储装置100是ssd时，存储装置100可以是遵守非易失性存储器快速(nvme)标准的装置。例如，当存储装置100是嵌入式存储器或外部存储器时，存储装置100可以是遵守通用闪存存储器(ufs)标准或嵌入式多媒体卡(emmc)标准的装置。主机200和存储装置100可以分别根据由此采用的标准协议来生成和传送数据包(packet)。
25.nvm 120可以包括多个存储块，多个存储块包括第一块121a和第二块121b。第一块121a可以包括各自存储n位数据的第一存储单元，并且nvm 120可以包括各自包括n位第一存储单元的多个第一块121a。第二块121b可以包括各自存储m位数据的第二存储单元，并且nvm 120可以包括各自包括m位第二存储单元的多个第二块121b。这里，n和m是正整数，并且n可以大于m。根据一些实施例，第一块121a可以被称为n位块，并且第二块121b可以被称为m位块。
26.因此，第一块121a的位密度和第二块121b的位密度可以彼此不同。这里，术语“位密度”可以是指每单位面积存储的位的数目。第一块121a和第二块121b中的每一者的读取速度可以与其位密度负相关。因此，第一块121a的读取速度和第二块121b的读取速度可以彼此不同。例如，第一块121a可以具有相对高或较高的位密度，因此，第一块121a的读取速度可以是相对慢或较慢的。例如，第二块121b可以具有相对低或较低的位密度，因此，第二块121b的读取速度可以是相对快或较快的。数据可靠性也可以与位密度负相关。因此，第一块121a的数据可靠性可以是相对低或较低的，而第二块121b的数据可靠性可以是相对高或较高的。
27.存储控制器110可以被配置为在对具有相对高的位密度的第一块121a的读取回收(read reclaim)操作期间确定存储在第一块121a中的多条数据当中的读取热数据，并且将所确定的读取热数据写入在具有相对低的位密度的第二块121b中。更详细地，在读取回收操作期间，存储控制器110可以选择对应于第一块121a的页面当中的其中错误位数目等于或大于阈值的第一页面的第一字线，并且可以将在对应于与第一字线相邻的第二字线的至少一个页面中存储的数据确定为读取热数据。
28.这里，“读取回收操作”可以是指将源区域(例如，源块)中的数据移动到另一目标区域或目的地区域(例如，目标块或目的地块)并且擦除源区域中的数据以重新使用源区域的操作。更详细地，可以读取存储在源区域中的有效数据，并且可以将所读取的有效数据编程在另一目标区域中。因此，映射表中与有效数据相对应的地址可以从源区域的地址改变为目标区域的地址。
29.存储控制器110可以包括读取回收管理器111a和热数据确定器111b。根据一些实施例，可以以软件、固件和/或硬件来实现读取回收管理器111a和热数据确定器111b。在下面参考图11至图13描述读取回收管理器111a和热数据确定器111b的各种实现方式示例。
30.读取回收管理器111a可以管理对nvm 120的读取回收操作。更详细地，当由于对nvm 120的读取操作而导致读取数据中的错误位数目大于阈值时，读取回收管理器111a可以将包括在其中存储有读取数据的存储单元的存储块的全部数据移动到另一存储块。在一些实施例中，可以将存储读取数据的存储块的一些数据移动到其他存储块。换句话说，为了维持可能超过ecc引擎(图11的114)的纠错能力的数据的可靠性，读取回收管理器111a可以将具有比阈值更大或更多的错误位数目的读取数据移动到另一存储块。
31.读取回收管理器111a可以管理读取回收表，所述读取回收表包括关于nvm 120中包括的多个存储块中的每一个存储块的错误位数目以及错误位增加率的信息。另外，读取回收管理器111a可以定期地或不定期地更新存储在读取回收表中的信息。例如，读取回收管理器111a可以在对nvm 120的读取操作发生时更新存储在读取回收表中的信息。
32.在一些实施例中，读取回收表可以被存储在nvm 120中，并且可以在存储装置100被施加电力时被加载到存储控制器110中。例如，读取回收表可以被存储在nvm 120中，并且读取回收表中的一些信息可以在存储装置100的运行时间期间被加载到存储控制器110中。存储控制器110可以将读取回收表定期地或不定期地存储在nvm 120中。
33.读取回收管理器111a可以根据错误位数目和/或错误位增加率来将多个存储块分组成多个组。例如，读取回收管理器111a可以将具有大于阈值的错误位增加率的存储块分类为磨损块并且可以将具有等于或小于阈值的错误位增加率的存储块分类为正常块。作为另一示例，读取回收管理器111a可以将具有大于第一阈值的错误位增加率的存储块分类为弱块，可以将具有等于或小于第一阈值并且大于第二阈值的错误位增加率的存储块分类为正常块，并且可以将具有小于或等于第二阈值的错误位增加率的存储块分类为强块。然而，本发明构思不限于此，并且读取回收管理器111a可以根据各种准则来将多个存储块分组成四个或更多个组，或者可以使用与错误位数目和/或错误位增加率不同的分类准则来对多个存储块进行分组。
34.在一些实施例中，读取回收管理器111a可以通过随机间隔邻居检查(random interval neighbor check，rinc)来管理对nvm 120的读取回收操作。这里，rinc可以是指以可变单元执行伪读取操作。例如，作为非限制性示例，可以在读取计数为100的间隔之后执行第一伪读取操作，可以在读取计数为250的间隔之后执行第二伪读取操作，并且可以在读取计数为300的间隔之后执行第三伪读取操作。
35.更详细地，读取回收管理器111a可以监测对应于与选定字线相邻的相邻字线的页面的错误位，并且当错误位数目大于阈值时，可以复制对应块的有效数据，以及可以将所复制的数据编程在新块中。在这种情况下，读取回收管理器111a可以以可变单位对至少一条相邻字线执行伪读取操作或者通过rinc以可变单位对至少一条开放字线执行伪读取操作。在本文中，开放字线可以是指不对其执行编程操作的未选字线。
36.热数据确定器111b可以在对多个存储块之一的读取回收操作期间基于读取回收表确定读取热数据。例如，在对第一块121a的读取回收操作期间，热数据确定器111b可以选择对应于第一块121a的页面当中的其中错误位数目等于或大于阈值的第一页面的第一字线，并且可以将在对应于与第一字线相邻的第二字线的至少一个页面中存储的数据确定为读取热数据。在下面参考图2给出其更详细的描述。
37.图2示出了显示根据本发明构思的一些实施例的读取热数据的表21。
38.同时参考图1和图2，表21可以存储每个地址的错误位数目。这里，地址可以对应于物理单元pu的地址，并且物理单元可以是字线或页面。例如，地址a至j可以分别对应于物理上彼此相邻的物理单元。因此，不同地址可以分别对应于不同字线或不同页面。例如，地址可以对应于字线号(wln)或物理页号(physical page number，ppn)。图2的表21可以对应于由读取回收管理器111a管理的读取回收表。
39.如图2的示例中看到的，与地址b和d相对应的错误位数目可以是与多个地址相对应的那些错误位数目当中的最大错误位数目。此时，热数据确定器111b可以选择与地址b相对应的第一字线和与地址d相对应的第三字线，并且可以将存储在第一字线与第三字线之间的地址c处的数据确定为读取热数据。
40.术语“读取热数据”可以是指对其频繁地生成读取请求的数据。当存储在特定页面(例如，地址c)处的数据被集中地读取时，对于和与对应页面相对应的字线(例如，第二字线)相邻的字线(例如，第一字线和第三字线)可能发生读取干扰问题或读取扰动问题。因此，在与第一字线和第三字线相对应的页面中存储的数据中的错误位数目可能迅速地增加，并且错误位增加率可能增加。
41.存储控制器110可以控制nvm 120将在对第一块121a的读取回收操作期间确定的读取热数据存储在第二块121b中。如上所述，因为第二块121b的数据可靠性高于第一块121a的数据可靠性，所以可以通过将存储在第一块121a中的读取热数据移动到第二块121b来改进nvm 120的整体读取可靠性。
42.根据上述实施例，因为热数据确定器111b可以在读取回收操作期间确定读取热数据，所以不必要单独地提供用于管理读取计数的计数器，并且可以省略这样的计数器。另外，可以通过利用通过在读取回收操作(例如，复制读取操作)期间执行的读取操作接收的读取数据来确定读取热数据，而不用执行单独的读取操作以便确定读取热数据，因此，与其他方法相比可以更高效地确定读取热数据。
43.另外，表21可以存储每个地址的物理强度。由于工艺变化，物理单元可以具有彼此不同的物理强度。例如，物理强度可以包括保持强度(retention strength)。这里，可以定义“保持强度”对应于在需要对物理单元pu进行回收操作之前物理单元pu保持数据的时间。
44.根据一些实施例，存储控制器110可以基于物理单元的物理强度将相应地址的物理单元分类为强物理单元或弱物理单元。然而，本发明构思不限于此，并且可以根据地址基于物理单元的物理强度将物理单元分类为三个或更多个组。例如，在一些实施例中，可以根据地址将物理单元分类为强物理单元、正常物理单元或弱物理单元。
45.在一些实施例中，热数据确定器111b可以基于每个地址的错误位数目和物理强度来确定读取热数据。例如，与地址h、地址i、地址j相对应的错误位数目可以是相对高的，但是地址h、地址i、地址j可能对应于弱物理单元。因此，热数据确定器111b可以确定还没有对与地址h、地址i和地址j相邻的字线执行强读取操作而不用管地址h、地址i和地址j的错误位数目，并且可以不将在与所对应的字线相对应的页面中存储的数据确定为读取热数据。
46.因此，在对第一块121a的读取回收操作期间，存储控制器110可以不将与对应于与地址h、地址i和地址j相邻的字线的页面相对应的数据移动到第二块121b。因此，因为可以减少对nvm 120的不必要的编程和擦除操作的数目，所以可以改进nvm 120和包括该nvm 120的存储装置100的性能。
47.另外，当从主机200接收到写入请求时，存储控制器110可以基于包括在写入请求中的逻辑地址来确定数据的热度(hotness)并且可以将具有相对低的位密度的存储块分配为用于热度大于阈值的热数据的存储空间。例如，存储控制器110可以控制nvm 120将热数据写入到第二块121b。
48.图3是示出根据本发明构思的一些实施例的存储装置100a的图。
49.参考图3，存储装置100a对应于图1的存储装置100的示例，并且nvm 120a可以包括单阶单元(single level cell，slc)块sblk和多阶单元(multi-level cell，mlc)块mblk。包括在每个slc块sblk中的存储单元可以各自存储1位数据。包括在每个mlc块mblk中的存储单元可以各自存储2位数据。slc块sblk的读取速度可以比mlc块mblk的读取速度快。
50.在对mlc块mblk的读取回收操作期间，存储控制器110可以确定存储在mlc块mblk中的多条数据当中的读取热数据并且将所确定的读取热数据写入在slc块sblk中。这里，因为slc块sblk的数据可靠性相对地高于mlc块mblk的数据可靠性，所以可以改进存储装置100a的读取可靠性。
51.图4是示出根据本发明构思的一些实施例的存储装置100b的图。
52.参考图4，存储装置100b可以对应于图1的存储装置100的示例，并且nvm 120b可以包括slc块sblk、mlc块mblk和三阶单元(triple level cell，tlc)块tblk。包括在每个slc块sblk中的存储单元可以各自存储1位数据。包括在每个mlc块mblk中的存储单元可以各自存储2位数据。包括在每个tlc块tblk中的存储单元可以各自存储3位数据。slc块sblk的读取速度可以比mlc块mblk的读取速度和tlc块tblk的读取速度快，并且mlc块mblk的读取速度可以比tlc块tblk的读取速度快。
53.根据一些实施例，在对mlc块mblk的读取回收操作期间，存储控制器110可以确定存储在mlc块mblk中的多条数据当中的读取热数据并且将所确定的读取热数据写入在slc块sblk中。这里，因为slc块sblk的数据可靠性高于mlc块mblk的数据可靠性，所以可以改进存储装置100b的读取可靠性。
54.根据一些实施例，在对tlc块tblk的读取回收操作期间，存储控制器110可以确定存储在tlc块tblk中的多条数据当中的读取热数据并且将所确定的读取热数据写入在mlc块mblk或slc块sblk中。这里，因为slc块sblk的数据可靠性高于mlc块mblk和tlc块tblk的数据可靠性，并且mlc块mblk的数据可靠性高于tlc块tblk的数据可靠性，所以可以改进存储装置100b的读取可靠性。
55.图5是示出根据本发明构思的一些实施例的存储装置100c的图。
56.参考图5，存储装置100c可以对应于图1的存储装置100的示例，并且nvm 120c可以包括slc块sblk、mlc块mblk、tlc块tblk和四阶单元(quadruple level cell，qlc)块qblk。包括在每个slc块sblk中的存储单元可以各自存储1位数据。包括在每个mlc块mblk中的存储单元可以各自存储2位数据。包括在每个tlc块tblk中的存储单元可以各自存储3位数据。包括在每个qlc块qblk中的存储单元可以各自存储4位数据。slc块sblk的读取速度可以比mlc块mblk的读取速度、tlc块tblk的读取速度和qlc块qblk的读取速度快。mlc块mblk的读取速度可以比tlc块tblk的读取速度和qlc块qblk的读取速度快。tlc块tblk的读取速度可以比qlc块qblk的读取速度快。
57.根据一些实施例，在对mlc块mblk的读取回收操作期间，存储控制器110可以确定
存储在mlc块mblk中的多条数据当中的读取热数据并且将所确定的读取热数据写入在slc块sblk中。这里，因为slc块sblk的数据可靠性高于mlc块mblk的数据可靠性，所以可以改进存储装置100c的读取可靠性。
58.根据一些实施例，在对tlc块tblk的读取回收操作期间，存储控制器110可以确定存储在tlc块tblk中的多条数据当中的读取热数据并且将所确定的读取热数据写入在mlc块mblk或slc块sblk中。这里，因为slc块sblk的数据可靠性高于mlc块mblk和tlc块tblk的数据可靠性，并且mlc块mblk的数据可靠性高于tlc块tblk的数据可靠性，所以可以改进存储装置100c的读取可靠性。
59.根据一些实施例，在对qlc块qblk的读取回收操作期间，存储控制器110可以确定存储在qlc块qblk中的多条数据当中的读取热数据并且将所确定的读取热数据写入在tlc块tlbk、mlc块mblk或slc块sblk中。这里，因为slc块sblk的数据可靠性高于mlc块mblk、tlc块tblk和qlc块qblk的数据可靠性，mlc块mblk的数据可靠性高于tlc块tlbk和qlc块qblk的数据可靠性，并且tlc块tblk的数据可靠性高于qlc块qblk的数据可靠性，所以可以改进存储装置100c的读取可靠性。
60.图6是示出根据本发明构思的一些实施例的nvm 120的框图。
61.参考图6，nvm 120可以包括存储单元阵列121、控制逻辑电路122、电压发生器123、行译码器124和页面缓冲电路125。尽管在图6中未示出，但是nvm 120还可以包括存储器接口电路并且还可以包括列逻辑、预译码器、温度传感器、命令译码器、地址译码器和/或其他部件。
62.存储单元阵列121可以包括多个存储块blk1至blkz，并且存储块blk1至blkz可以各自包括多个页面pg1至pgm，其中z和m可以是正整数并且可以根据不同的实施例变化。在一些实施例中，存储块可以是擦除单元，并且页面可以是写入/读取单元。作为示例，存储块blk1至blkz可以包括图1的第一块121a和第二块121b。存储单元阵列121可以通过位线bl连接到页面缓冲电路125，并且可以通过字线wl、串选择线ssl和接地选择线gsl连接到行译码器124。
63.根据一些实施例，并且如以上讨论的，物理单元pu可以是字线或页面，并且字线可以对应于至少一个页面。例如，当存储单元是slc时，字线可以对应于一个页面。例如，当存储单元是mlc时，字线可以对应于两个页面。例如，当存储单元是tlc时，字线可以对应于三个页面。例如，当存储单元是qlc时，字线可以对应于四个页面。
64.在一些实施例中，存储单元阵列121可以包括三维存储单元阵列，并且三维存储单元阵列可以包括多个nand串。每个nand串可以包括分别连接到垂直地堆叠在衬底上的字线的存储单元。示例在美国专利no.7,679,133、美国专利no.8,553,466、美国专利no.8,654,587、美国专利no.8,559,235和美国专利申请公开no.2011/0233648中有所描述，这些专利中的每一个专利通过引用整体地并入本文。参考图7更详细地描述三维存储单元阵列。
65.在一些实施例中，存储单元阵列121可以包括二维存储单元阵列，并且二维存储单元阵列可以包括在逐行方向和逐列方向上布置的多个nand串。参考图8更详细地描述二维存储单元阵列。在一些实施例中，存储单元阵列121可以包括各种其他类型的非易失性存储器，因此，nvm 120可以包括磁性ram(mram)、自旋转移矩mram、导电桥接ram(cbram)、铁电ram(feram)、相变ram(pram)、电阻式ram和/或各种其他类型的存储器。
66.控制逻辑电路122可以整体控制nvm 120中的各种操作。控制逻辑电路122可以响应于命令cmd和/或地址addr而输出各种控制信号。例如，控制逻辑电路122可以输出电压控制信号ctrl_vol、行地址x_addr和列地址y_addr。电压发生器123可以基于电压控制信号ctrl_vol来生成用于执行编程操作、读取操作和/或擦除操作的各种类型的电压。例如，电压发生器123可以生成编程电压、读取电压、编程验证电压或擦除电压作为字线电压vwl。
67.行译码器124可以响应于行地址x_addr而从字线wl当中选择一条字线wl并且可以从串选择线ssl当中选择一条串选择线ssl。例如，行译码器124可以在编程操作期间对选定字线wl施加编程电压和编程验证电压，并且可以在读取操作期间对选定字线wl施加读取电压。页面缓冲电路125可以响应于列地址y_addr而从位线bl当中选择至少一条位线bl。取决于操作模式，页面缓冲电路125可以作为写入驱动器或读出放大器操作。
68.图7是示出根据本发明构思的一些实施例的存储块blk的电路图。
69.参考图7，存储块blk可以是具有垂直结构的nand闪速存储器并且可以对应于图6的存储块blk1至blkz之一。存储块blk可以包括nand串ns11至ns33，并且每个nand串(例如，ns11)可以包括串联连接的串选择晶体管sst、多个存储单元mc和接地选择晶体管gst。包括在每个nand串中的串选择晶体管sst、接地选择晶体管gst和存储单元mc可以在衬底上沿垂直方向形成堆叠结构。
70.位线bl1至bl3可以在第一方向上延伸，并且字线wl1至wl8可以在第二方向上延伸。nand单元串ns11、ns21和ns31可以设置在第一位线bl1与公共源极线csl之间，nand单元串ns12、ns22和ns32可以设置在第二位线bl2与公共源极线csl之间，并且nand单元串ns13、ns23和ns33可以设置在第三位线bl3与公共源极线csl之间。
71.串选择晶体管sst可以耦接(couple)到对应的串选择线ssl1至ssl3。存储单元mc可以分别连接到对应的字线wl1至wl8。接地选择晶体管gst可以耦接到对应的接地选择线gsl1至gsl3。串选择晶体管sst可以分别连接到对应的位线bl，并且接地选择晶体管gst可以连接到公共源极线csl。这里，nand串的数目、字线的数目、位线的数目、接地选择线的数目和串选择线的数目可以根据不同的实施例而变化。
72.同时参考图1和图7，根据一些实施例，在对存储块blk的读取回收操作期间，连接到第二字线wl2和第一串选择线ssl1的第一页面71的错误位数目以及连接到第四字线wl4和第一串选择线ssl1的第三页面73的错误位数目可以各自大于阈值。热数据确定器111b可以确定已经对连接到与第一串选择线ssl1相邻的第二串选择线ssl2以及位于第二字线wl2与第四字线wl4之间的第三字线wl3的第二页面72密集地执行了读取操作，并且将存储在第二页面72中的数据确定为读取热数据。例如，第一页面71可以对应于图2的地址b，第二页面72可以对应于图2的地址c，并且第三页面73可以对应于图2的地址d。然而，本发明构思不限于此，并且可以根据不同的实施例不同地改变热数据确定器111b的操作。
73.根据一些实施例，在对存储块blk的读取回收操作期间，连接到第二字线wl2和第一串选择线ssll的第一页面71以及连接到第四字线wl4和第一串选择线ssl1的第三页面73的错误位数目可以大于阈值。热数据确定器111b可以确定已经对连接到第一串选择线ssl1和位于第二字线wl2与第四字线wl4之间第三字线wl3的页面密集地执行了读取操作，并且将存储在对应页面中的数据确定为读取热数据。
74.根据一些实施例，在对存储块blk的读取回收操作期间，连接到第二字线wl2和第
一串选择线ssll的第一页面71的错误位数目可以大于阈值。例如，热数据确定器111b可以确定已经对连接到与第二字线wl2相邻的第一字线wl1并且连接到与第一串选择线ssl1相邻的第二串选择线ssl2的页面密集地执行了读取操作，并且将存储在对应页面中的数据确定为读取热数据。例如，热数据确定器111b可以确定已经对连接到与第二字线wl2相邻的第三字线wl3并且连接到与第一串选择线ssl1相邻的第二串选择线ssl2的页面密集地执行了读取操作，并且将存储在对应页面中的数据确定为读取热数据。例如，热数据确定器111b可以确定已经对连接到与第二字线wl2相邻的第一字线wl1并且连接到第一串选择线ssl1的页面密集地执行了读取操作并且将存储在对应页面中的数据确定为读取热数据。例如，热数据确定器111b可以确定已经对连接到与第二字线wl2相邻的第三字线wl3并且连接到第一串选择线ssl1的页面密集地执行了读取操作并且将存储在对应页面中的数据确定为读取热数据。
75.根据一些实施例，在对存储块blk的读取回收操作期间，连接到第四字线wl4和第一串选择线ssll的第三页面73的错误位数目可以大于阈值。例如，热数据确定器111b可以确定已经对连接到与第四字线wl4相邻的第三字线wl3并且连接到与第一串选择线ssl1相邻的第二串选择线ssl2的页面密集地执行了读取操作，并且将存储在对应页面中的数据确定为读取热数据。例如，热数据确定器111b可以确定已经对连接到与第四字线wl4相邻的第五字线wl5并且连接到与第一串选择线ssl1相邻的第二串选择线ssl2的页面密集地执行了读取操作，并且将存储在对应页面中的数据确定为读取热数据。例如，热数据确定器111b可以确定已经对连接到与第四字线wl4相邻的第三字线wl3并且连接到第一串选择线ssl1的页面密集地执行了读取操作并且将存储在对应页面中的数据确定为读取热数据。例如，热数据确定器111b可以确定已经对连接到与第四字线wl4相邻的第五字线wl5并且连接到第一串选择线ssl1的页面密集地执行了读取操作并且将存储在对应页面中的数据确定为读取热数据。
76.当根据上述各种实施例确定读取热数据时，存储控制器110可以将读取热数据编程在与存储块blk比具有较低的位密度的目标存储块中并且使存储在存储块blk中的先前读取热数据无效。另外，存储控制器110可以通过将与读取热数据相对应的物理地址从存储块blk的地址更新为目标存储块的地址来管理映射表(例如，图14的141)。
77.图8是示出根据本发明构思的一些实施例的存储块blk'的电路图。
78.参考图8，存储块blk'可以是具有水平结构的nand闪速存储器并且可以对应于图6的存储块blkl至blkz之一。存储块blk'可以包括字线wl1至wl8、位线bl1至blm、接地选择线gsl、串选择线ssl和公共源极线csl。这里，字线的数目、位线的数目、接地选择线的数目和串选择线的数目可以根据不同的实施例而变化。
79.同时参考图1和图8，根据一些实施例，在对存储块blk'的读取回收操作期间，连接到第二字线wl2的第一页面81的错误位数目和连接到第四字线wl4的第三页面83的错误位数目可以各自大于阈值。热数据确定器111b可以确定已经对连接到位于第二字线wl2与第四字线wl4之间的第三字线wl3的第二页面82密集地执行了读取操作并且将存储在第二页面82中的数据确定为读取热数据。例如，第一页面81可以对应于图2的地址b，第二页面82可以对应于图2的地址c，并且第三页面83可以对应于图2的地址d。然而，本发明构思不限于此，并且可以根据不同的实施例不同地改变热数据确定器111b的操作。
80.根据一些实施例，在对存储块blk'的读取回收操作期间，第一页面81的错误位数目可以大于阈值。例如，热数据确定器111b可以确定已经对连接到与第二字线wl2相邻的第一字线wl1的页面密集地执行了读取操作并且将存储在对应页面中的数据确定为读取热数据。例如，热数据确定器111b可以确定已经对连接到与第二字线wl2相邻的第三字线wl3的页面密集地执行了读取操作并且将存储在对应页面中的数据确定为读取热数据。
81.根据一些实施例，在对存储块blk'的读取回收操作期间，第三页面83的错误位数目可以大于阈值。例如，热数据确定器111b可以确定已经对连接到与第四字线wl4相邻的第三字线wl3的页面密集地执行了读取操作并且将存储在对应页面中的数据确定为读取热数据。例如，热数据确定器111b可以确定已经对连接到与第四字线wl4相邻的第五字线wl5的页面密集地执行了读取操作并且将存储在对应页面中的数据确定为读取热数据。
82.当根据上述各种实施例确定读取热数据时，存储控制器110可以将读取热数据编程在与存储块blk'比具有较低的位密度的目标存储块中并且使存储在存储块blk'中的先前读取热数据无效。另外，存储控制器110可以通过将与读取热数据相对应的物理地址从存储块blk'的地址更新为目标存储块的地址来管理映射表(例如，图14的141)。
83.图9是根据本发明构思的一些实施例的存储控制器110的操作方法的流程图。
84.参考图9，在操作s110中，存储控制器110可以在读取回收操作期间对源块的页面执行读取操作。更详细地，存储控制器110可以向nvm 120发送指示源块的地址以及读取命令，并且nvm 120可以通过对源块执行读取操作来生成读取数据。接下来，nvm 120可以将由读取操作产生的读取数据发送到存储控制器110。
85.在操作s120中，存储控制器110可以选择自nvm 120接收到的读取数据中的具有等于或大于阈值的错误位数目的第一页面。根据一些实施例，可以动态地改变阈值。例如，可以根据温度、存储块的编程/擦除循环次数、读取计数、擦除计数、错误数目、错误位增加率、位置信息等中的一种或更多种来变化地确定阈值。根据一些实施例，阈值可以在一个存储芯片与另一存储芯片之间不同，或者可以在第一存储块与第二存储块之间不同。
86.在操作s130中，存储控制器110可以将在与对应于第一页面的第一字线相邻的第二字线的至少一个页面中存储的数据确定为读取热数据。另外，根据一些实施例，存储控制器110可以选择自nvm 120接收到的读取数据中的其中错误位数目等于或大于阈值的第二页面并且将在第二字线的至少一个页面中存储的数据确定为读取热数据，其中第二字线位于对应于第一页面的第一字线与对应于第二页面的第三字线之间。
87.在操作s140中，存储控制器110可以将读取热数据写入在目标块中。在这种情况下，目标块的位密度可以小于源块的位密度，因此，目标块的数据可靠性可以高于源块的数据可靠性。因此，可以通过操作s110至s140进一步改进存储装置100的读取可靠性。
88.图10是根据本发明构思的一些实施例的存储控制器110的操作方法的流程图。
89.参考图10，在操作s210中，存储控制器110可以在读取回收操作期间对n位块的页面执行读取操作。例如，n位块可以对应于图1的第一块121a。这里，n可以是等于或大于2的正整数。在操作s220中，存储控制器110可以检查与通过读取操作生成的读取数据中的具有相对高的错误位数目的页面相对应的弱字线。在操作s230中，存储控制器110可以确定是否存在弱字线。当确定了存在弱字线(操作s230的“是”分支)时，可以执行操作s240。否则(操作s230的“否”分支)，可以终止过程。
90.在操作s240中，存储控制器110可以将在与弱字线相邻的字线的页面中存储的数据确定为读取热数据。在操作s250中，存储控制器110可以检查在m位块中是否存在空闲空间(empty space)。例如，m位块可以对应于图1的第二块121b。m可以是小于n的正整数。当确定了在m位块中存在空闲空间(操作s250的“是”分支)时，在操作s260中，存储控制器110可以将读取热数据写入在m位块中。当确定了在m位块中没有空闲空间(操作s250的“否”分支)时，在操作s270中，存储控制器110可以将读取热数据写入在新的n位块中。
91.图11是更详细地示出根据本发明构思的一些实施例的存储控制器110a的框图。
92.参考图11，存储控制器110a可以包括闪存转换层(ftl)111、处理器112、缓冲存储器113、纠错码(ecc)引擎114、主机接口(i/f)115和非易失性存储器接口(nvm i/f)116，它们可以通过总线117彼此通信。存储控制器110a还可以包括可以将ftl 111加载到其中的工作存储器(未示出)，并且，随着处理器112运行ftl 111，可以控制对nvm 120的数据写入操作和数据读取操作。存储控制器110a可以对应于图1的存储控制器110的实现方式示例，并且在本文中一起参考图1和图11描述存储控制器110a。
93.ftl 111可以执行各种功能，诸如地址映射、磨损均衡和/或垃圾收集。地址映射操作可以是将从主机200接收到的逻辑地址改变为用于在nvm 120中实际地存储数据的物理地址的操作。例如，ftl 111可以通过地址映射来生成并连续地管理图14的映射表141。磨损均衡可以是用于通过允许均匀地使用nvm 120中的存储块来防止特定块的过度退化的技术，并且可以例如通过用于平衡物理块的擦除计数的固件技术来实现。垃圾收集可以是用于通过将存储块的有效数据复制到新块然后擦除存储块来保证nvm 120中的可用容量的技术。
94.根据一些实施例，图1的读取回收管理器111a和热数据确定器111b可以被实现为图11的ftl 111的一部分。因此，在对nvm 120的第一块121a的读取回收操作期间，ftl 111可以确定第一块121a的页面当中的读取热页面并且可以将读取热页面编程在第二块121b中。
95.处理器112可以包括中央处理单元(cpu)或微处理器并且可以控制存储控制器110a的整体操作。在一些实施例中，处理器112可以被实现为多核心处理器，例如，双核心处理器或四核心处理器。缓冲存储器113可以暂时存储要写入到nvm 120的数据和/或从nvm 120读取的数据。缓冲存储器113可以是设置在存储控制器110a中的部件，但是在一些实施例中可以设置在存储控制器110a外部或者设置在存储控制器110a内部和外部。
96.ecc引擎114可以对从nvm 120读取的读取数据执行错误检测和纠正功能。更详细地，ecc引擎114可以生成关于要编程到nvm 120的编程数据的奇偶校验位，并且此类奇偶校验位可以与编程数据一起被存储在nvm 120中。当从nvm 120读取数据时，ecc引擎114可以使用从nvm 120读取的奇偶校验位连同读取数据一起来纠正读取数据中的错误(若存在的话)，并且可以输出纠错后的读取数据。
97.主机接口115可以向主机200发送数据包(packet)并且从主机200接收数据包。从主机200发送到主机接口115的数据包可以包括命令或要编程到nvm 120的数据，并且从主机接口115发送到主机200的数据包可以包括对命令的响应或从nvm 120读取的数据。非易失性存储器接口116可以向nvm 120发送要写入到nvm 120的数据或者接收从nvm 120读取的数据。在一些实施例中，非易失性存储器接口116可以被实现为遵守像切换或开放nand闪
存存储器接口(onfi)一样的标准协议。
98.图12是更详细地示出根据本发明构思的一些实施例的存储控制器110b的框图。
99.参考图12，存储控制器110b可以包括读取回收管理器111a、热数据确定器111b、处理器112、缓冲存储器113、ecc引擎114、主机接口115和非易失性存储器接口116，它们可以通过总线117彼此通信。存储控制器110b对应于图11的存储控制器110a的修改示例，因此，为了简洁，省略与上面已经给出的描述相同的描述。
100.在一些实施例中，读取回收管理器111a和热数据确定器111b可以以软件实现。例如，nvm 120可以存储编程代码，并且，当对存储装置100施加电力时，存储在nvm 120中的编程代码可以被加载到存储控制器110的工作存储器中。如以上参考图1至图10描述的，在对nvm 120的读取回收操作期间，处理器112可以通过运行加载到工作存储器中的编程代码来执行确定第一块121a的页面当中的读取热页面并且将读取热页面编程在第二块121b中的功能。
101.然而，本发明构思不限于此，并且读取回收管理器111a和热数据确定器111b可以以硬件实现。另外，在一些实施例中，读取回收管理器111a和热数据确定器111b可以被实现为软件和硬件的组合。此外，在一些实施例中，读取回收管理器111a和热数据确定器111b中的至少一者可以被实现为被嵌入在非易失性存储器接口116中。
102.图13是更详细地示出根据本发明构思的一些实施例的存储控制器110c的图。
103.参考图13，存储控制器110c可以包括读取回收管理器111a、热数据确定器111b、地址管理器111c、处理器112、缓冲存储器113、ecc引擎114、主机接口115和非易失性存储器接口116，它们可以通过总线117彼此通信。存储控制器110c对应于图11的存储控制器110a和图12的存储控制器110b的修改示例，因此，为了简洁，在本文中省略与上面已经给出的描述相同的描述。
104.根据一些实施例，地址管理器111c可以将读取热页面的物理地址从作为源块的第一块121a的地址更新为作为目标块的第二块121b的地址，并且可以在映射表中反映更新后的地址。参考图14更详细地描述地址管理器111c的操作。
105.图14是示出根据本发明构思的一些实施例的映射表141的图。
106.同时参考图1、图13和图14，映射表141可以存储逻辑地址与物理地址之间的映射数据。例如，映射表141可以存储与逻辑地址相对应的初始物理地址，并且可以存储与同一逻辑地址相对应的更新后的物理地址。然而，本发明构思不限于此，并且在一些实施例中，当在映射表141中改变物理地址时，可以将物理地址从初始物理地址改变为更新后的物理地址，并且映射表141可以仅存储更新后的物理地址。换句话说，在一些实施例中仅最新的映射数据可以被存储在映射表141中。
107.例如，当与第一逻辑地址lpn1至第四逻辑地址lpn4当中的第三逻辑地址lpn3相对应的数据被确定为读取热数据时，可以将读取热数据从与源区域相对应的初始物理地址移动到与目标区域相对应的更新后的物理地址。在此示例中，在映射表141中，可以将与第三逻辑地址lpn3相对应的第三物理地址从ppn3更新为ppnc。
108.图15是根据本发明构思的一些示例实施例的存储控制器110与nvm120之间的操作方法的流程图。
109.同时参考图1和图15，在操作s310中，存储控制器110可以发起读取回收操作。在操
作s320中，存储控制器110可以向nvm 120发送读取命令rcmd。例如，读取命令rcmd可以包括与具有相对高的位密度的n位块(例如，图1的第一块121a)相对应的物理地址。这里，n是等于或大于2的正整数。在操作s330中，nvm 120可以对n位块执行读取操作。在操作s340中，nvm 120可以向存储控制器110发送读取数据。
110.在操作s350中，存储控制器110可以根据或基于n位块的读取结果来确定n位块中的读取热数据。在操作s360中，存储控制器110可以更新与读取热数据相对应的物理地址。在操作s370中，存储控制器110可以发送写入命令wcmd。例如，写入命令wcmd可以包括与具有相对低的位密度的m位块(例如，图1的第二块121b)相对应的物理地址。在操作s380中，nvm 120可以对m位块执行写入操作。这里，m是小于n的正整数。
111.图16是示出根据本发明构思的一些实施例的存储装置20的框图。
112.参考图16，存储装置20可以包括存储器控制器300和存储器器件400。存储装置20可以支持多个通道ch1至chk，并且存储器器件400和存储器控制器300可以通过通道ch1至chk(这里，k是正整数)连接。存储器控制器300可以控制存储器器件400的整体操作。存储器控制器300可以通过经由通道ch1至chk传送信号来控制连接到通道ch1至chm的非易失性存储器器件nvm1、nvm2和nvmk中的每一者。
113.存储器器件400可以包括多个非易失性存储器器件nvml、nvm2和nvmk。例如，非易失性存储器器件nvm1、nvm2和nvmk中的至少一者可以对应于图1的nvm 120。非易失性存储器器件nvm1、nvm2和nvmk可以以集合进行分组，其中分组后的集合连接到相应的通道ch1、ch2和chk。换句话说，第一非易失性存储器器件nvm1可以连接到第一通道ch1，第二非易失性存储器器件nvm2可以连接到第二通道ch2，并且第k非易失性存储器器件nvmk可以连接到第k通道chk。在一些实施例中，非易失性存储器器件nvm1、nvm2和nvmk可以各自被实现为能够根据来自存储器控制器300的单独命令进行操作的任意存储单元。例如，非易失性存储器器件nvm1、nvm2和nvmk可以各自被实现为芯片或裸片，但是本发明构思不限于此。
114.存储器控制器300可以通过通道ch1至chk向存储器器件400发送信号并且从存储器器件400接收信号。例如，存储器控制器300可以通过通道ch1至chk向存储器器件400发送命令、地址和数据和/或从存储器器件400接收数据。通过每个通道，存储器控制器300可以从连接到对应通道的非易失性存储器器件nvm1、nvm2和nvmk当中选择一个非易失性存储器器件，并且向选择的非易失性存储器器件发送信号和从选择的非易失性存储器器件接收信号。另外，存储器控制器300可以通过不同通道并行地向存储器器件400发送信号并且从存储器器件400接收信号。例如，存储器控制器300可以在正在通过第一通道ch1向存储器器件400发送另一命令的同时通过第二通道ch2向存储器器件400发送命令。
115.存储器控制器300可以包括读取回收管理器310、热数据确定器320和地址管理器330。地址管理器330可以存储映射表331。例如，映射表331可以对应于图14的映射表141。
116.读取回收管理器310和热数据确定器320可以分别对应于图1所示的读取回收管理器111a和热数据确定器111b并且可以被大体上与其类似地实现。另外，地址管理器330可以对应于图13所示的地址管理器111c并且可以被大体上与其类似地实现。因此，以上参考图1至图15描述的实施例的各方面可以被应用于存储装置，诸如图16所示的存储装置。
117.图17是可以应用根据本公开的一些实施例的存储装置的系统1000的图。图17的系统1000可以是移动系统，诸如便携式通信终端(例如，移动电话)、智能电话、平板个人计算
机(pc)、可穿戴设备、医疗保健设备或物联网(iot)设备。然而，图17的系统1000不一定限于移动系统，并且在一些实施例中，系统1000可以是pc、膝上型计算机、服务器、媒体播放器或车载装置(例如，导航装置)。
118.参考图17，系统1000可以包括主处理器1100、存储器(例如，1200a和1200b)以及存储装置(例如，1300a和1300b)。另外，系统1000可以包括图像捕获装置1410、用户输入装置1420、传感器1430、通信装置1440、显示器1450、扬声器1460、供电装置1470和连接接口1480中的至少一种。
119.主处理器1100可以控制系统1000的所有操作，并且更具体地，可以控制包括在系统1000中的其他部件的操作。作为非限制性示例，主处理器1100可以被实现为通用处理器、专用处理器或应用处理器。
120.主处理器1100可以包括至少一个cpu核心1110并且还可以包括控制器1120，所述控制器1120被配置为控制存储器1200a和1200b和/或存储装置1300a和1300b。在一些实施例中，主处理器1100还可以包括加速器1130，所述加速器1130可以是用于诸如人工智能(ai)数据操作的高速数据操作的专用电路。加速器1130可以包括图形处理单元(gpu)、神经处理单元(npu)和/或数据处理单元(dpu)，并且在一些实施例中可以作为与主处理器1100的其他部件物理上分离的芯片被实现。
121.存储器1200a和1200b可以被用作系统1000的主存储器器件。存储器1200a和1200b中的每一个存储器可以包括易失性存储器，诸如静态随机存取存储器(sram)和/或动态ram(dram)，和/或存储器1200a和1200b中的每一个存储器可以包括非易失性存储器，诸如闪速存储器、相变ram(pram)和/或电阻式ram(rram)。存储器1200a可以是易失性存储器并且存储器1200b可以是非易失性存储器。在一些实施例中，可以在与主处理器1100相同的封装件中实现存储器1200a和1200b。
122.存储装置1300a和1300b可以用作被配置为不管是否向其供应电力都存储数据的非易失性存储器器件，并且在一些实施例中可以具有比存储器1200a和1200b更大的存储容量。存储装置1300a和1300b可以分别包括存储控制器1310a和1310b(strg ctrl)以及被配置为经由存储控制器1310a和1310b的控制来存储数据的非易失性存储器(nvm)1320a和1320b。尽管nvm 1320a和1320b可以包括具有二维(2d)结构或三维(3d)v-nand结构的闪速存储器，但是nvm 1320a和1320b可以包括其他类型的nvm，诸如pram和/或随机存取存储器。
123.存储装置1300a和1300b可以与主处理器1100物理上分离并且被包括在系统1000中，或者可以被实现在与主处理器1100相同的封装件中。另外，存储装置1300a和1300b可以具有固态硬盘(ssd)或存储卡的类型并且可以通过接口(如在下面描述的连接接口1480)与系统1000的其他部件可移除地组合。存储装置1300a和1300b可以是被应用诸如ufs、emmc或nvme的标准协议的装置，而不限于此。
124.图像捕获装置1410可以捕获静止图像或运动图像。图像捕获装置1410可以包括相机、摄像机和/或网络摄像头。
125.用户输入装置1420可以接收由系统1000的用户输入的各种类型的数据并且可以包括触摸板、键区、键盘、鼠标和/或麦克风。
126.传感器1430可以检测可以从系统1000的外部获得的各种类型的物理量，并且可以将所检测到的物理量转换成电信号。作为非限制性示例，传感器1430可以包括温度传感器、
压力传感器、照度传感器、位置传感器、加速度传感器、生物传感器和/或陀螺仪传感器。
127.通信装置1440可以根据各种通信协议在系统1000外部的其他装置之间发送和接收信号。作为非限制性示例，通信装置1440可以包括天线、收发器和/或调制解调器。
128.显示器1450和扬声器1460可以用作被配置为分别向系统1000的用户输出视觉信息和听觉信息的输出装置。
129.供电装置1470可以适当地转换从嵌入在系统1000中的电池(未示出)和/或外部电源供应的电力，并且可以将转换后的电力供应给系统1000的每一个部件。
130.连接接口1480可以提供系统1000与外部装置之间的连接的一部分，所述外部装置可以连接到系统1000并且能够向系统1000发送数据并从系统1000接收数据。可以使用各种接口方案来实现连接接口1480，所述各种接口方案的非限制性示例包括高级技术附件(ata)、串行ata(sata)、外部sata(e-sata)、小型计算机系统接口(scsi)、串行连接scsi(sas)、外围部件互连(pci)、pci快速(pcie)、nvme、ieee 1394、通用串行总线(usb)接口、安全数字(sd)卡接口、多媒体卡(mmc)接口、emmc接口、ufs接口、嵌入式ufs(eufs)接口和/或紧凑闪存(cf)卡接口。
131.虽然已经参考本发明构思的实施例的一些示例特别示出并描述了本发明构思，但是应理解，在不脱离所附权利要求的范围的情况下，可以对本发明构思做出形式和细节上的各种改变。