技术特征：
1.一种非易失性存储器的擦除操作方法，其特征在于，所述非易失性存储器包括存储块，所述存储块包括多个存储串，所述多个存储串中的至少一个第一存储串连接于第一位线和源极线之间，并包括靠近所述第一位线的漏极选择晶体管以及所述漏极选择晶体管与所述源极线之间的多个存储单元，所述漏极选择晶体管和所述存储单元分别与第一漏极选择线和字线连接，所述方法包括：在预擦除阶段内的t0时刻之后，使所述第一位线上的电压以预设斜率上升，并在擦除阶段保持所达到的目标擦除电压；在所述预擦除阶段内的t2时刻之前，向所述第一漏极选择线施加接地电压，并在所述t2时刻之后保持所述第一漏极选择线为浮置状态；以及在所述擦除阶段，向待擦除的存储单元连接的至少一个第一字线施加偏置电压，其中，所述目标擦除电压与所述偏置电压的差值大于擦除阈值。2.根据权利要求1所述的擦除操作方法，其中，所述第一存储串还包括位于所述多个存储单元与所述源极线之间的源极选择晶体管，所述源极选择晶体管与源极选择线连接，所述方法还包括：在预擦除阶段内的t0时刻之后，使所述源极选择线上的电压以所述预设斜率上升，并在所述擦除阶段保持所达到的目标擦除电压；或者在所述预擦除阶段和所述擦除阶段，保持所述源极选择线为浮置状态。3.根据权利要求1所述的擦除操作方法，其中，所述方法还包括：在所述预擦除阶段内的t3时刻之前，向所述第一字线以外的第二字线施加接地电压，并在所述t3时刻之后保持所述第二字线为浮置状态。4.根据权利要求1所述的擦除操作方法，其中，所述存储块还包括所述第一漏极选择线以外的第二漏极选择线，所述方法还包括：在所述预擦除阶段内的t1时刻之前，向所述第二漏极选择线施加接地电压，并在所述t1时刻之后保持所述第二漏极选择线为浮置状态，其中，所述t1时刻早于所述t2时刻。5.根据权利要求4所述的擦除操作方法，其中，所述存储块还包括所述第一位线以外的第二位线，所述方法还包括：在所述预擦除阶段内的所述t2时刻之后，使所述第二位线上的电压以所述预设斜率上升，并在所述擦除阶段保持所达到的目标非擦除电压。6.根据权利要求5所述的擦除操作方法，其中，所述目标非擦除电压小于所述目标擦除电压。7.根据权利要求1所述的擦除操作方法，其中，所述第一存储串还包括位于所述漏极选择晶体管与所述多个存储单元之间的漏极虚设存储单元，所述漏极虚设存储单元与漏极虚设字线连接，所述方法还包括：在所述预擦除阶段内的t3时刻之前，向所述漏极虚设字线施加接地电压，并在所述t3时刻之后保持所述漏极虚设字线为浮置状态。8.根据权利要求1所述的擦除操作方法，其中，所述第一存储串还包括位于所述源极选择晶体管与所述多个存储单元之间的源极虚设存储单元，所述源极虚设存储单元与源极虚设字线连接，所述方法还包括：在所述预擦除阶段内的t1时刻之前，向所述源极虚设字线施加接地电压，并在所述t1
时刻之后保持所述源极虚设字线为浮置状态，其中，所述t1时刻早于所述t2时刻。9.根据权利要求1所述的擦除操作方法，其中，所述偏置电压为所述接地电压。10.一种非易失性存储器，其特征在于，包括：存储块，所述存储块包括多个存储串，所述多个存储串中的至少一个第一存储串连接于第一位线和源极线之间，并包括靠近所述第一位线的漏极选择晶体管以及所述漏极选择晶体管与所述源极线之间的多个存储单元，所述漏极选择晶体管和所述存储单元分别与第一漏极选择线和字线连接；以及外围电路被配置为：在预擦除阶段内的t0时刻之后，使所述第一位线上的电压以预设斜率上升，并在擦除阶段保持所达到的目标擦除电压；在所述预擦除阶段内的t2时刻之前，向所述第一漏极选择线施加接地电压，并在所述t2时刻之后保持所述第一漏极选择线为浮置状态；以及在所述擦除阶段，向待擦除的存储单元连接的至少一个第一字线施加偏置电压，其中，所述目标擦除电压与所述偏置电压的差值大于擦除阈值。11.根据权利要求10所述的非易失性存储器，其中，所述第一存储串还包括位于所述多个存储单元与所述源极线之间的源极选择晶体管，所述源极选择晶体管与源极选择线连接，所述外围电路还被配置为：在预擦除阶段内的t0时刻之后，使所述源极选择线上的电压以所述预设斜率上升，并在所述擦除阶段保持所达到的目标擦除电压；或者在所述预擦除阶段和所述擦除阶段，保持所述源极选择线为浮置状态。12.根据权利要求11所述的非易失性存储器，其中，所述外围电路还被配置为：在所述预擦除阶段内的t3时刻之前，向所述第一字线以外的第二字线施加接地电压，并在所述t3时刻之后保持所述第二字线为浮置状态。13.根据权利要求10所述的非易失性存储器，其中，所述存储块还包括所述第一漏极选择线以外的第二漏极选择线，所述外围电路还被配置为：在所述预擦除阶段内的t1时刻之前，向所述第二漏极选择线施加接地电压，并在所述t1时刻之后保持所述第二漏极选择线为浮置状态，其中，所述t1时刻早于所述t2时刻。14.根据权利要求13所述的非易失性存储器，其中，所述存储块还包括所述第一位线以外的第二位线，所述外围电路还被配置为：在所述预擦除阶段内的所述t2时刻之后，使所述第二位线上的电压以所述预设斜率上升，并在所述擦除阶段保持所达到的目标非擦除电压。15.根据权利要求14所述的非易失性存储器，其中，所述目标非擦除电压小于所述目标擦除电压。16.根据权利要求10所述的非易失性存储器，其中，所述第一存储串还包括位于所述漏极选择晶体管与所述多个存储单元之间的漏极虚设存储单元，所述漏极虚设存储单元与漏极虚设字线连接，所述外围电路还被配置为：在所述预擦除阶段内的t3时刻之前，向所述漏极虚设字线施加接地电压，并在所述t3时刻之后保持所述漏极虚设字线为浮置状态。17.根据权利要求10所述的非易失性存储器，其中，所述第一存储串还包括位于所述源
极选择晶体管与所述多个存储单元之间的源极虚设存储单元，所述源极虚设存储单元与源极虚设字线连接，所述外围电路还被配置为：在所述预擦除阶段内的t1时刻之前，向所述源极虚设字线施加接地电压，并在所述t1时刻之后保持所述源极虚设字线为浮置状态，其中，所述t1时刻早于所述t2时刻。18.根据权利要求10所述的非易失性存储器，其中，所述偏置电压为所述接地电压。19.一种非易失性存储系统，其特征在于，包括：如权利要求10至18中任一项所述的至少一个非易失性存储器；以及控制器，连接所述至少一个非易失性存储器，被配置为控制所述非易失性存储器中的外围电路。20.一种适用于神经网络算法非易失性存储器，其特征在于，所述非易失性存储器包括：位于不同存储串中的多个存储单元，所述多个存储单元与同一字线连接，并对应于所述神经网络中的一个神经元，所述多个存储单元所在多个存储串分别连接至多条位线；以及外围电路，被配置为：向所述多条位线施加多个位线电压，所述位线电压作为所述神经网络中的神经元的一个输入；向与所述多个存储单元连接的字线施加读取电压；基于所述多个存储单元中的多个电导值，确定所述神经元的输出，所述电导值作为所述神经元的所述输入对应的权重；以及对所述多个存储单元中的至少一个存储单元执行编程操作，或者根据权利要求1至9中任一项所述的擦除操作方法执行擦除操作，以调整所述电导值，其中，所述第一存储串和所述第一字线的数量为一个。21.一种适用于神经网络的非易失性存储系统，其特征在于，包括：如权利要求20所述的至少一个非易失性存储器；以及控制器，连接所述至少一个非易失性存储器，被配置为控制所述非易失性存储器中的外围电路。
技术总结
本申请提供一种非易失性存储器及其擦除操作方法、存储系统。该擦除操作方法包括：在预擦除阶段内的t0时刻之后，使第一位线上的电压以预设斜率上升，并在擦除阶段保持所达到的目标擦除电压；在预擦除阶段内的t2时刻之前，向第一漏极选择线施加接地电压，并在t2时刻之后保持第一漏极选择线为浮置状态；以及在擦除阶段，向待擦除的存储单元连接的至少一个第一字线施加偏置电压，其中，目标擦除电压与偏置电压的差值大于擦除阈值。压的差值大于擦除阈值。压的差值大于擦除阈值。
技术研发人员：周稳 刘红涛 贾建权 靳磊
受保护的技术使用者：长江存储科技有限责任公司
技术研发日：2022.06.01
技术公布日：2022/8/5