可编程列存取的制作方法

可编程列存取
1.相关申请的交叉引用
2.本专利申请要求李(lee)等人于2022年1月19日提交的标题为“可编程列存取(programmable column access)”的第17/648,403号美国专利申请到优先权，所述申请要求李(lee)等人于2021年6月17日提交的标题为“可编程列存取(programmable column access)”的第63/211,912号美国临时专利申请的权益，这些申请中的每一个都转让给本受让人，并且这些申请中的每一个都明确地以全文引用的方式并入本文中。
技术领域
3.技术领域涉及可编程列存取。


背景技术：

4.存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程到各种状态来存储信息。例如，二进制存储器单元可编程到两种支持状态中的一种，常常由逻辑1或逻辑0来表示。在一些实例中，单个存储器单元可支持多于两个状态，所述状态中的任一个可被存储。为了存取所存储的信息，组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，组件可写入或编程存储器装置中的状态。
5.存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、静态ram(sram)、铁电ram(feram)、磁性ram(mram)、电阻式ram(rram)、快闪存储器、相变存储器(pcm)、自选存储器、硫属化物存储器技术等。存储器单元可为易失性或非易失性的。例如feram的非易失性存储器即使在无外部电源存在下仍可维持所存储的逻辑状态很长一段时间。例如dram的易失性存储器装置在与外部电源断开连接的情况下可能会丢失它们所存储的状态。


技术实现要素：

6.描述一种方法。所述方法可包含：将电压从存储器阵列中的一个行的存储器单元传递到所述存储器单元的相应数字线，所述电压指示存储在所述存储器单元处的逻辑值；将相应控制信号传送到与所述数字线耦合的一组复用器，其中每个复用器与所述数字线的相应子集耦合；以及通过每个复用器且至少部分地基于所述复用器的所述相应控制信号，耦合所述相应数字线子集中的数字线与所述复用器的相应感测组件。
7.描述一种设备。所述设备可包含：存储器阵列，其包括与相应数字线耦合的一行存储器单元；控制器，其与所述存储器阵列耦合且配置成将一组相应控制信号传送到与所述数字线耦合的一组复用器；所述一组复用器中与所述控制器和所述数字线的第一子集耦合的第一复用器，所述第一复用器配置成至少部分地基于所述一组相应控制信号中的第一控制信号而耦合所述数字线的所述第一子集中的第一数字线与第一感测组件；以及所述一组复用器中与所述控制器和所述数字线的第二子集耦合的第二复用器，所述第二复用器配置
成至少部分地基于所述一组相应控制信号中的第二控制信号而耦合所述数字线的所述第二子集中的第二数字线与第二感测组件。
8.描述一种设备。所述设备可包含：存储器阵列，其包括与一组复用器耦合的一行存储器单元；以及控制器，其与所述存储器阵列和所述一组复用器耦合。所述控制器可用于使所述设备：将电压从所述存储器阵列中的一个行的存储器单元传递到所述存储器单元的相应数字线，所述电压指示存储在所述存储器单元处的逻辑值；将相应控制信号传送到所述一组复用器，其中每个复用器与所述数字线的相应子集耦合；以及通过每个复用器且至少部分地基于所述复用器的所述控制信号，耦合所述相应数字线子集中的数字线与所述复用器的感测组件。
附图说明
9.图1示出根据本文所公开的实例的支持可编程列存取的系统的实例。
10.图2示出根据本文所公开的实例的支持可编程列存取的系统的实例。
11.图3示出根据本文所公开的实例的支持可编程列存取的装置的实例。
12.图4示出根据本文所公开的实例的支持可编程列存取的过程流的实例。
13.图5示出根据本文所公开的实例的支持可编程列存取的时序图的实例。
14.图6示出根据本文所公开的实例的支持可编程列存取的时序图的实例。
15.图7示出根据本文所公开的实例的支持可编程列存取的装置的框图。
16.图8示出根据本文所公开的实例的说明支持可编程列存取的一或多种方法的流程图。
具体实施方式
17.在一些存储器装置中，阵列中的存储器单元可布置成字线行和数字线列。为了存取存储在此类存储器阵列中的数据，存储器装置可激活一行存储器单元的字线，使得存储器单元将指示所存储逻辑状态的电压传递到存储器单元的数字线。接着，存储器装置可选择数字线的子集通过使用复用器将所述数字线子集与相应感测组件耦合来感测(例如，多个数字线并行地感测)。复用器可使用公共(例如，共享)控制信号来控制。但是使用公共控制信号控制复用器可能会限制可以并行感测的数字线的组合，同时还存在其它缺点，这可能会增加时延并减小效率。
18.根据本文中所描述的技术，存储器装置可通过使用唯一的目标(例如，相应)控制信号控制复用器来改进感测效率和时延。例如，具有n个复用器用于阵列的存储器装置可使用多个控制信号，例如n个控制信号(例如，每复用器一个控制信号)，这些控制信号可具有相同或不同的值。存储器装置可基于(例如，响应于)来自主机装置的激活命令而确定这n个控制信号的值。为了相比于其它技术减小时延，主机装置可连续地发出激活命令(例如，背对背、未通过例如预充电命令或读取命令的其它命令分离)。
19.虽然参考感测操作进行描述，但是本文中所描述的技术可以实施用于许多其它类型的操作，例如存储操作。
20.本公开的特征首先在参考图1和2所描述的系统的上下文中描述。本公开的特征在参考图3-6所描述的装置、过程流和时序图的上下文中描述。本公开的这些和其它特征进一
步由参考图7和8所描述的涉及可编程列存取的设备图和流程图示出，并参考所述设备图和流程图加以描述。
21.图1示出根据本文所公开的实例的支持可编程列存取的系统100的实例。系统100可包含主机装置105、存储器装置110和耦合主机装置105与存储器装置110的多个信道115。系统100可包含一或多个存储器装置110，但是所述一或多个存储器装置110的各方面可以在单个存储器装置(例如，存储器装置110)的上下文中加以描述。
22.系统100可包含电子装置的部分，例如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统。例如，系统100可示出计算机、笔记本电脑、平板电脑、智能手机、移动电话、可穿戴装置、因特网连接装置、车辆控制器等等的各方面。存储器装置110可以是系统中可用于存储系统100的一或多个其它组件的数据的组件。
23.系统100的至少部分可为主机装置105的实例。主机装置105可为处理器或使用存储器来执行过程的装置内(例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、笔记本电脑、平板电脑、智能手机、移动电话、可穿戴装置、因特网连接装置、车辆控制器、芯片上系统(soc)或某一其它固定或便携式电子装置以及其它实例内)的其它电路的实例。在一些实例中，主机装置105可以指实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可称为主机或主机装置105。
24.存储器装置110可为可用于提供可由系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可配置成配合一或多个不同类型的主机装置起作用。主机装置105与存储器装置110之间的信令可用于支持以下各者中的一或多者：调制信号的调制方案、用于传达信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种外观尺寸、主机装置105与存储器装置110之间的时钟信令及同步、定时惯例，或其它因素。
25.存储器装置110可用于存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的辅助型或从属型装置(例如，通过外部存储器控制器120对由主机装置105提供的命令作出响应且执行所述命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多个。
26.主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(bios)组件130中的一或多个或例如一或多个外围组件或一或多个输入/输出控制器等其它组件。主机装置105的组件可使用总线135彼此耦合。
27.处理器125可用于对系统100的至少部分或主机装置105的至少部分提供控制或其它功能性。处理器125可为通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在此类实例中，处理器125可为中央处理单元(cpu)、图形处理单元(gpu)、通用gpu(gpgpu)或soc的实例，以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施，也可以是所述处理器的一部分。
28.bios组件130可以是包含作为固件操作的bios的软件组件，其可初始化且运行系统100或主机装置105的各种硬件组件。bios组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。bios组件130可包含存储于只读存储器(rom)、快闪存储器或其它非易失性存储器中的一或多个中的程序或软件。
29.存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的所需容量或指定容量。每一存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b、存储器裸片160-n)可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-n)及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-n)。存储器阵列170可为存储器单元的集合(例如，一或多个栅格、一或多个存储体、一或多个拼块、一或多个区段)，其中每一存储器单元可用于存储至少一个数据位。包含两个或更多个存储器裸片160的存储器装置110可称为多裸片存储器或多裸片封装或多芯片存储器或多芯片封装。
30.装置存储器控制器155可包含可用于控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使得存储器装置110能够执行各种操作的硬件、固件或指令，且可用于接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可用于与外部存储器控制器120、所述一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。
31.在一些实例中，存储器装置110可从主机装置105接收数据或命令或这两者。例如，存储器装置110可接收指示存储器装置110存储用于主机装置105的数据的写入命令或指示存储器装置110将存储于存储器裸片160中的数据提供到主机装置105的读取命令。
32.本地存储器控制器165(例如，在存储器裸片160本地)可包含用于控制存储器裸片160的操作的电路、逻辑或组件。在一些实例中，本地存储器控制器165可用于与装置存储器控制器155通信(例如，接收或传输数据或命令或这两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器120可执行本文中所描述的各种功能。由此，本地存储器控制器165可用于与装置存储器控制器155、其它本地存储器控制器165或直接与外部存储器控制器120或处理器125或其组合通信。可包含于装置存储器控制器155或本地存储器控制器165或这两者中的组件的实例可包含用于接收信号(例如，从外部存储器控制器120)的接收器、用于传输信号(例如，到外部存储器控制器120)的传输器、用于解码或解调所接收信号的解码器、用于编码或调制要传输的信号的编码器，或可用于支持装置存储器控制器155或本地存储器控制器165或这两者的所描述操作的各种其它电路或控制器。
33.外部存储器控制器120可用于使得能够在系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间传达信息、数据或命令中的一或多者。外部存储器控制器120可转换或转化在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或系统100的其它组件或主机装置105或本文中所描述的功能可由处理器125实施。例如，外部存储器控制器120可为由处理器125或系统100的其它组件或主机装置105实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文中所描述的功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，反之亦可。
34.主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可用于支持外部存储器控制器120和存储器装置110之间的通信。每个信道115可以是在主
机装置105和存储器装置之间载送信息的传输媒体的实例。每个信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。信号路径可以是可用于载送信号的导电路径的实例。例如，信道115可包含第一端子，所述第一端子包含在主机装置105处的一或多个引脚或衬垫和在存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例，并且引脚可用于充当信道的部分。
35.信道115(及相关联的信号路径和端子)可专门用于传达一或多种类型的信息。例如，信道115可包含一或多个命令和地址(ca)信道186、一或多个时钟信号(ck)信道188、一或多个数据(dq)信道190、一或多个其它信道192，或其组合。在一些实例中，信令可以使用单倍数据速率(sdr)信令或双倍数据速率(ddr)信令通过信道115传达。在sdr信令中，信号的一个调制符号(例如，信号电平)可以针对每个时钟循环寄存(例如，在时钟信号的上升或下降边沿上)。在ddr信令中，信号的两个调制符号(例如，信号电平)可以针对每个时钟循环寄存(例如，在时钟信号的上升边沿和下降边沿两者上)。
36.在一些实例中，ca信道186可用于在主机装置105和存储器装置110之间传送命令，包含与命令相关联的控制信息(例如，地址信息)。例如，由ca信道186载送的命令可包含带所需数据的地址的读取命令。在一些实例中，ca信道186可包含任何数量的信号路径，用于对地址或命令数据中的一或多个(例如，八个或九个信号路径)解码。在一些实例中，数据信道190可用于在主机装置105和存储器装置110之间传送数据或控制信息中的一或多个。例如，数据信道190可传送要写入到存储器装置110的信息或从存储器装置110读取的信息(例如，双向传送)。
37.存储器裸片160可包含一或多个存储器阵列，所述存储器阵列包含布置成行和列的存储器单元。例如，一个行中的存储器单元可共享公共字线，且一个列中的存储器单元可共享公共数字线。因此，一个行中的存储器单元可具有不同(例如，相应)数字线。由于空间限制或出于其它原因，用于感测存储器单元的感测组件可少于数字线。为了确保每一存储器单元都可存取，每个感测组件可经由相应复用器与多个数字线耦合。感测组件的复用器可配置成耦合所述多个数字线中的一个与用于感测的感测组件，同时另一数字线保持与感测组件隔离。阵列的复用器可使用单个控制信号来控制。但是使用单个控制信号控制复用器可能会限制可在给定时间(例如，并行地、同时地、在部分或完全重叠的时间)感测的存储器单元的组合。
38.根据本文中所描述的技术，装置可通过为复用器使用单独的控制信号来改进感测。例如，如果装置包含两个复用器，那么装置可使用第一控制信号控制第一复用器，并且可使用第二控制信号控制第二复用器。因此，第一复用器的控制可独立于第二复用器，反之亦然，这可以改进感测操作的粒度和多样性。复用器的单独控制信号可在不同时间(例如，串行地)或在部分或完全重叠的时间(例如，并行地)传送到复用器。
39.系统100可包含任何数量的支持可编程列存取的非暂时性计算机可读媒体。例如，主机装置105、外部存储器控制器120、存储器装置110或装置存储器控制器155可包含或以其它方式可存取一或多个非暂时性计算机可读媒体，所述非暂时性计算机可读媒体存储用于执行本文中属于主机装置105、外部存储器控制器120、存储器装置110或装置存储器控制器155的功能的指令(例如，固件)。例如，此类指令在由主机装置105(例如，处理器125)、外部存储器控制器120、存储器装置110(例如，装置存储器控制器155或本地存储器控制器
165)执行时可使主机装置105、外部存储器控制器120、存储器装置110或装置存储器控制器155执行本文所述的相关联功能。
40.图2示出根据本文所公开的实例的支持可编程列存取的系统200的实例。系统200可包含主机装置205和存储器子系统210。主机装置205可以是与接口控制器215以及包含系统200的电子装置的其它组件介接的处理器或芯片上系统(soc)。存储器子系统210可存储电子信息(例如，数字信息、数据)并为主机装置205提供对所述电子信息的存取。存储器子系统210可包含接口控制器215、易失性存储器220和非易失性存储器225。在一些实例中，接口控制器215、易失性存储器220和非易失性存储器225可包含在同一物理封装(例如封装230)中。然而，接口控制器215、易失性存储器220和非易失性存储器225可安置在不同的相应裸片(例如，硅裸片)上。
41.存储器子系统210可配置成提供非易失性存储器225的益处，同时保持与支持不同类型的存储器(例如，易失性存储器220及其它实例)的协议的主机装置205兼容。例如，非易失性存储器225可提供诸如非易失性、更高容量或更低功耗之类的益处(例如，相比于易失性存储器220)。但是主机装置205可能是不兼容的，或者低效地配置有非易失性存储器225的各个方面。举例来说，主机装置205可支持与非易失性存储器225不兼容的电压、存取时延、协议、页大小等。为了补偿主机装置205和非易失性存储器225之间的不兼容，存储器子系统210可配置有易失性存储器220，其可与主机装置205兼容并且用作非易失性存储器225的高速缓存。因此，主机装置205可使用易失性存储器220所支持的协议，同时受益于非易失性存储器225的优点。
42.主机装置205可配置成使用接口控制器215所支持的第一协议(例如，低功率双倍数据速率(lpddr))与存储器子系统210介接。因此，在一些实例中，主机装置205可直接与接口控制器215介接，并间接与非易失性存储器225和易失性存储器220介接。在替代性实例中，主机装置205可直接与非易失性存储器225和易失性存储器220介接。主机装置205还可与包含系统200的电子装置的其它组件介接。主机装置205可以是或包含soc、通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或者它可以是这些类型的组件的组合。
43.接口控制器215可配置成代表主机装置205(例如，基于或响应于主机装置205所发出的一或多个命令或请求)而与易失性存储器220和非易失性存储器225介接。举例来说，接口控制器215可代表主机装置205促进易失性存储器220和非易失性存储器225中的数据检索和存储。因此，接口控制器215可促进各种子组件之间的数据传递，例如主机装置205、易失性存储器220或非易失性存储器225中的至少一些之间的数据传递。接口控制器215可使用第一协议与主机装置205和易失性存储器220介接，并且可使用由非易失性存储器225支持的第二协议与非易失性存储器225介接。
44.非易失性存储器225可配置成存储包含系统200的电子装置的数字信息(例如，数据)。因此，非易失性存储器225可包含存储器单元阵列和配置成操作存储器单元阵列的本地存储器控制器。在一些实例中，存储器单元可以是或包含feram单元(例如，非易失性存储器225可以是feram)。非易失性存储器225可配置成使用不同于在接口控制器215和主机装置205之间使用的第一协议的第二协议与接口控制器215介接。在一些实例中，非易失性存储器225的存取操作的时延可长于易失性存储器220。例如，从非易失性存储器225检索数据
耗费的时间可长于从易失性存储器220检索数据。类似地，将数据写入到非易失性存储器225耗费的时间可长于将数据写入到易失性存储器220。在一些实例中，非易失性存储器225的页大小可小于易失性存储器220，如本文所述。
45.易失性存储器220可配置成用作一或多个组件的高速缓存，例如非易失性存储器225。例如，易失性存储器220可存储包含系统200的电子装置的信息(例如，数据)。因此，易失性存储器220可包含存储器单元阵列和配置成操作存储器单元阵列的本地存储器控制器。在一些实例中，存储器单元可以是或包含dram单元(例如，易失性存储器可以是dram)。非易失性存储器225可配置成使用在接口控制器215和主机装置205之间使用的第一协议与接口控制器215介接。
46.在一些实例中，易失性存储器220的存取操作的时延可短于非易失性存储器225。例如，从易失性存储器220检索数据耗费的时间可少于从非易失性存储器225检索数据。类似地，将数据写入到易失性存储器220耗费的时间可少于将数据写入到非易失性存储器225。在一些实例中，易失性存储器220的页大小可大于非易失性存储器225。举例来说，易失性存储器220的页大小可以是2千字节(2kb)，且非易失性存储器225的页大小可以是64字节(64b)或128字节(128b)。
47.尽管非易失性存储器225的存储器密度可高于易失性存储器220，但是存取非易失性存储器225耗费的时间可长于存取易失性存储器220(例如，由于架构和协议不同，以及其它原因)。因此，将易失性存储器用作高速缓存操作220可减少系统200的时延。作为实例，可以通过从易失性存储器220而不是从非易失性存储器225检索数据来相对快速地满足来自主机装置205的数据存取请求。为了促进易失性存储器220作为高速缓存的操作，接口控制器215可包含多个缓冲器235。缓冲器235可安置在与接口控制器215相同的裸片上，并且可配置成临时存储数据以用于在一或多个存取操作(例如，存储和检索操作)期间在易失性存储器220、非易失性存储器225或主机装置205(或其任何组合)之间传递。
48.为了将数据存储在存储器子系统210中，主机装置205可通过向接口控制器215传输写入命令(也称为存储请求、存储命令或写入请求)来发起写入操作。写入命令可针对非易失性存储器225中的一组非易失性存储器单元。主机装置205还可向接口控制器215提供要写入到所述一组非易失性存储器单元的数据。接口控制器215可将数据临时存储在缓冲器235-a中。在将数据存储在缓冲器235-a中之后，接口控制器215可将数据从缓冲器235-a传递到易失性存储器220或非易失性存储器225或这两者。在写通模式中，接口控制器215可将数据传递到易失性存储器220和非易失性存储器225两者。在写回模式中，接口控制器215可以只将数据传递到易失性存储器220(其中数据在后来的逐出过程期间传递到非易失性存储器225)。
49.在任一模式中，接口控制器215可识别易失性存储器220中适当的一组一或多个易失性存储器单元用于存储与写入命令相关联的数据。为了这样做，接口控制器215可实施组关联映射，其中非易失性存储器225中的每一组一或多个非易失性存储器单元可映射到易失性存储器220中的多组(例如，行)易失性存储器单元。举例来说，接口控制器215可实施n向关联映射，其允许来自一组非易失性存储器单元的数据存储在易失性存储器220中的n组易失性存储器单元中的一组中。因此，接口控制器215可通过参考与所针对的一组非易失性存储器单元相关联的n组易失性存储器单元，针对非易失性存储器225将易失性存储器220
作为高速缓存管理。虽然参考组关联映射进行描述，但是接口控制器215可通过实施一或多个其它类型的映射(例如直接映射或关联映射，以及其它实例)来将易失性存储器220作为高速缓存管理。
50.在确定哪n组易失性存储器单元与所针对的一组非易失性存储器单元相关联之后，接口控制器215可将数据存储在n组易失性存储器单元中的一或多组中。因此，来自主机装置205的针对数据的后续(例如，之后)读取命令可以通过从较低时延的易失性存储器220检索数据而不是从较高时延的非易失性存储器225检索数据来有效地满足。接口控制器215可基于或响应于与存储在n组易失性存储器220中的数据相关联的一或多个参数，例如数据的有效性、使用期或修改状态，确定n组易失性存储器220中的哪些存储数据。因此，主机装置205的写入命令可通过将数据存储在易失性存储器220中而完全地(例如，在写回模式中)或部分地(例如，在写通模式中)满足。为了跟踪存储在易失性存储器220中的数据，接口控制器215可针对一或多组易失性存储器单元(例如，针对每一组易失性存储器单元)存储指示具有存储在给定一组易失性存储器单元中的数据的非易失性存储器单元的标签地址。
51.为了从存储器子系统210检索数据，主机装置205可通过向接口控制器215传输读取命令(也称为检索请求、检索命令或读取请求)而发起读取操作。读取命令可针对非易失性存储器225中的一组一或多个非易失性存储器单元。在接收的所请求数据。到读取命令后，接口控制器215可检查易失性存储器220中的所请求数据。举例来说，接口控制器215可检查与所针对的一组非易失性存储器单元相关联的n组易失性存储器单元中。如果n组易失性存储器单元中的一组存储所请求数据(例如，存储用于所针对的一组非易失性存储器单元的数据)，那么接口控制器215可将数据从易失性存储器220传递到缓冲器235-a(例如，响应于确定n组易失性存储器单元中的一组是否存储所请求数据，如图4和5中所描述)，使得它可以传输到主机装置205。
52.一般来说，术语“命中”可用于指代易失性存储器220存储主机装置205所针对的数据的情境。如果n组一或多个易失性存储器单元未存储所请求数据(例如，n组易失性存储器单元存储用于除所针对的一组非易失性存储器单元以外的一组非易失性存储器单元的数据)，那么接口控制器215可将所请求数据从非易失性存储器225传递到缓冲器235-a(例如，响应于确定n组易失性存储器单元是否未存储所请求数据，如参考图4和5所描述)，使得它可以传输到主机装置205。一般来说，术语“未命中”可用于指代易失性存储器220未存储主机装置205所针对的数据的情境。
53.在未命中情境中，在将所请求数据传递到缓冲器235-a之后，接口控制器215可将所请求数据从缓冲器235-a传递到易失性存储器220，使得数据的后续读取请求可由易失性存储器220而不是非易失性存储器225满足。例如，接口控制器215可将数据存储在与所针对的一组非易失性存储器单元相关联的n组易失性存储器单元中的一组中。但是这n组易失性存储器单元可能已经存储其它组非易失性存储器单元的数据。因此，为了保留这些其它数据，接口控制器215可将所述其它数据传递到缓冲器235-b，使得它可以传递到非易失性存储器225进行存储。此过程可被称为“逐出”，且从易失性存储器220传递到缓冲器235-b的数据可被称为“受害者”数据。
54.在一些情况下，接口控制器215可将受害者数据的子集从缓冲器235-b传递到非易失性存储器225。例如，接口控制器215可传递自数据初始地存储在非易失性存储器225中以
来已发生改变的受害者数据的一或多个子集。在易失性存储器220和非易失性存储器225之间不一致(例如，由于一个存储器更新，另一存储器未更新)的数据在一些情况下可称为“经修改”或“脏”数据。在一些实例中(例如，如果接口控制器在一个诸如写回模式之类的模式中操作)，脏数据可以是存在于易失性存储器220中但不存在于非易失性存储器225中的数据。
55.因此，接口控制器215可执行逐出程序，以在易失性存储器220全满的情况下(例如，为了在易失性存储器220中为新数据腾出空间)将数据从易失性存储器220保存到非易失性存储器225。在一些实例中，接口控制器215可执行“填充”程序，其中来自非易失性存储器225的数据保存到易失性存储器220。接口控制器215可在未命中的情况下执行填充程序(例如，用相关数据填充易失性存储器220)。例如，在发生于来自主机装置205的读取命令针对存储在非易失性存储器225而非易失性存储器220中的数据时的读取未命中的情况下，接口控制器215可(从非易失性存储器225)检索读取命令所请求的数据，并且除了将数据返回到主机装置之外，还将数据存储在易失性存储器220中(例如，使得数据在将来可以快速检索)。
56.因此，存储器子系统210可使用易失性存储器220或非易失性存储器225满足(或“实现”)主机装置205的请求(例如，读取命令、写入命令)，这取决于所述请求的命中或未命中状态。例如，在读取未命中的情况下，主机装置205的读取命令可由非易失性存储器225满足，这意味着从主机装置205返回的数据可来源于非易失性存储器225。并且在读取命中的情况下，主机装置205的读取命令可由易失性存储器220满足，这意味着从主机装置205返回的数据可来源于易失性存储器220。在一些实例中，命中与未命中的比率(“命中-未命中比率”)可相对较高(例如，命中百分比(或“命中率”)可约为85％，而未命中百分比(或“未命中率”)可约为15％)。
57.易失性存储器220、非易失性存储器225或这两者可包含各自可编程成存储不同逻辑状态(例如，编程成一组两个或更多个可能状态中的一个)的存储器单元。例如，存储器单元可用于一次存储一个信息位(例如，逻辑0或逻辑1)。在一些实例中，存储器单元(例如，多层级存储器单元)可用于一次存储超过一个信息位(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元可布置成阵列，例如参考图1所描述的存储器阵列170。在一些实例中，易失性存储器220中的存储器单元可在电容器中存储表示可编程状态的电荷。举例来说，dram和类似架构可包含电容器，所述电容器包含用于存储表示可编程状态的电荷的介电材料。存储器单元可包含逻辑存储组件，例如电容器，以及开关组件。电容器可以是介电电容器或铁电电容器的实例。
58.易失性存储器220可包含以某一图案(例如，网格状图案)布置的一或多个存取线(例如，一或多个字线和一或多个数字线)。存取线可以是与存储器单元耦合的导电线，并且可用于对存储器单元执行存取操作。在一些实例中，字线可被称为行线。在一些实例中，数字线可被称为列线或位线。对存取线、行线、列线、字线、数字线或位线或其类似物的引用是可互换的，而不会影响理解或操作。存储器单元可定位在字线和数字线的相交点处。
59.例如读取和写入的操作可通过激活或选择存取线(例如，字线或数字线中的一或多个)而在存储器单元上执行。通过偏置字线和数字线(例如，向字线或数字线施加电压)，可存取在它们的相交点处的单个存储器单元。字线和数字线在二维或三维配置中的相交点
可被称为存储器单元的地址。存取易失性存储器220中的存储器单元可通过行解码器、列解码器或这两者控制。例如，行解码器可(例如，从本地存储器控制器)接收行地址，并且可基于或响应于接收到的行地址而激活字线。列解码器可(例如，从本地存储器控制器)接收列地址，并且可基于或响应于接收到的列地址而激活复用器、感测组件或这两者。
60.选择或撤销选择存储器单元可以通过使用字线激活或撤销激活开关组件来实现。电容器可使用开关组件与数字线耦合。例如，如果开关组件被撤销激活，那么电容器可与数字线隔离，并且如果开关组件被激活，那么电容器可与数字线耦合。
61.字线可以是与存储器单元成电子连通的导电线，以用于在存储器单元上执行存取操作。在一些架构中，字线可与存储器单元的开关组件的栅极耦合，并且可用于控制存储器单元的开关组件。在一些架构中，字线可与存储器单元的电容器的节点耦合，并且存储器单元可以不包含开关组件。数字线可以是连接存储器单元与感测组件的导电线。在一些架构中，存储器单元可在存取操作的部分期间选择性地与数字线耦合。例如，存储器单元的字线和开关组件可用于耦合和/或隔离存储器单元的电容器和数字线。在一些架构中，存储器单元可与数字线耦合。
62.感测组件可用于检测存储在存储器单元的电容器上的状态(例如，电荷)，并基于、响应于或依据所存储状态而确定存储器单元的逻辑状态。感测组件可包含一或多个感测放大器，用于放大或以其它方式转换由存取存储器单元产生的信号。在一些实例中，感测组件可比较从存储器单元检测到的信号与参考信号(例如，参考电压)。检测到的存储器单元的逻辑状态可被提供为感测组件的输出，并且可向存储器子系统210的另一组件指示检测到的逻辑状态。
63.本地存储器控制器可通过各种组件(例如，行解码器、列解码器、感测组件)控制易失性存储器220中的存储器单元的存取。本地存储器控制器可用于从一或多个不同存储器控制器(例如，接口控制器215)接收命令或数据中的一或多个，将命令或数据(或这两者)转换成可供易失性存储器220使用的信息，在易失性存储器220中的存储器阵列上执行一或多个操作，以及基于或响应于执行所述一或多个操作而将数据从易失性存储器220传送到另一组件。本地存储器控制器可产生和控制在易失性存储器220的操作期间使用的各种电压或电流。
64.本地存储器控制器可用于在易失性存储器220的一或多个存储器单元上执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作，以及其它操作。在一些实例中，存取操作可由本地存储器控制器响应于各种存取命令(例如，来自主机装置105)而执行或以其它方式协调。
65.存储器子系统210可实施本文中所描述的技术以改进感测操作和存储操作等操作的效率和时延。例如，易失性存储器220可使用单独的控制信号来控制复用器，所述复用器电气地安置在一个行的存储器单元和感测组件之间。为复用器使用单独的控制信号可允许易失性存储器220并行地存取存储器单元的各种组合，这些组合使用其它技术(例如，依赖于单个控制信号的那些技术)是不可存取的(或者只能在不同时间存取)。
66.图3示出根据本文所公开的实例的支持可编程列存取的装置300的实例。装置300可以是参考图1所描述的系统100或存储器装置110的实例，或者装置300可以是参考图2所描述的系统200、存储器子系统210或易失性存储器220的实例。装置300可包含存储器单元
305，其可包含在装置的存储器阵列中。存储器单元305可以是或包含共享例如字线310的公共字线(例如，与其耦合)的一行存储器单元。一行存储器单元305中的每一存储器单元可与相应数字线315耦合，所述数字线可与相应列相关联并且可具有对应列地址。装置300还可包含复用器320，其中每一个复用器可与存储器单元305的相应(例如，唯一)子集耦合。装置300可单独地控制复用器320，使得相比于其它技术，可以存取数字线(dl)315的更多(且不同)组合。
67.装置300的配置仅出于说明性目的且不具限制性。考虑了装置300的其它配置，这些配置也在本公开的范围内。
68.装置300可包含感测组件325，其可以是或包含感测放大器(sa)或能够感测和放大数字线315上的电压的其它组件。感测组件325可包含sa 0到sa。在一些实例中，感测组件325的数量可少于所述一行存储器单元305的数字线数量。为了确保每个数字线都可以感测到，每个感测组件325可与对应复用器320耦合，所述复用器可配置成选择性地耦合数字线315中的一个与所述复用器320的感测组件325。
69.在所示实例中，对应于一个行的一组数字线(例如，64个数字线，0到63)与一组复用器320(例如，mux 0到mux 3)耦合。例如，从数字线0(其可与列地址0相关联)开始，每隔三个数字线就可与mux 0耦合。从数字线1(其可与列地址1相关联)开始，每隔三个数字线就可与mux 1耦合。从数字线2(其可与列地址2相关联)开始，每隔三个数字线就可与mux 2耦合。并且从数字线3(其可与列地址3相关联)开始，每隔三个数字线就可与mux 3耦合。如果被激活(例如，通过控制信号)，那么复用器320可通过在数字线315与感测组件325之间建立导电路径来耦合数字线和感测组件325。其它数字线可保持与感测组件325隔离。因此，复用器320可用于耦合x(例如，x＝16、8、32)个数字线315中的一个与感测组件325。
70.控制器330可以通过将控制信号传送到复用器320而实现感测(或其它存取，例如写入)。因此，控制器330可与复用器320耦合。在一些实例中，控制器330可通过将单个控制信号传送到复用器320中的每一个而一起控制复用器320(例如，作为整体)。控制信号可指示被选定用于感测的数字线315的位置。例如，控制信号可以是指示数字线的x个位置中的一个的多位控制信号。为了说明，控制信号(表示为dl_sel)可以是指示十六个位置中的一个的四位控制信号。继续说明，控制器330可通过传输具有二进制值'0000'的控制信号使复用器320中的每一个耦合零位置处的数字线。
71.控制信号值(呈二进制形式)到数字线位置和数字线的实例映射在表1中示出。考虑了其它映射，这些映射也在本公开的范围内。
72.表1
73.dl0-34-78-1112-1516-19
…
44-4748-5152-5556-5960-63位置01234
…
1112131415dl_sel00000001001000110100
…
01111100110111101111
74.为复用器320使用单个控制信号可允许装置300存取可形成页的存储器单元的组合(例如，连续存储器单元，其可以是具有顺序列地址的存储器单元)。例如，继续先前实例，具有值'0000'的控制信号可允许装置300分别使用sa 0、sa 1、sa 2和sa 3感测连续存储器单元0、1、2和3。然而，使用单个控制信号可能会限制装置300可以感测的数字线315的组合。例如，在不执行多个(例如，四个)感测操作的情况下，装置300可能无法感测不连续数字线
(例如，数字线0、数字线3、数字线53和数字线62)(例如，因为数字线315上的电压可能会被感测操作干扰)。也就是说，装置300可多次激活字线310和感测组件325以感测不连续数字线315，这可耗费时间并消耗过多功率。
75.为了感测数字线的额外(例如，不连续)组合，控制器330可为复用器320使用单独(例如，唯一)的控制信号。例如，控制器330可使用第一控制信号(表示为dl_sel0)控制mux 0的操作，可使用第二控制信号(表示为dl_sel1)控制mux 1的操作，可使用第三控制信号(表示为dl_sel2)控制mux 2的操作，并且可使用第四控制信号(表示为dl_sel3)控制mux 3的操作。因此，装置300可并行(例如，同时、在相同时间、在部分重叠的时间)感测数字线0、3、53和62。为了这样做，控制器330可将dl_sel0＝'0000'传送到mux 0，使得mux 0耦合数字线0与sa 0，可将dl_sel1＝'1101'传送到mux1，使得mux 1耦合数字线53与sa 1，可将dl_sel2＝'1111'传送到mux 2，使得mux 2耦合数字线62与sa 2，并且可将dl_sel3＝'0000'传送到mux 3，使得mux 3耦合数字线3与sa 3。
76.作为另一实例，装置300可通过以下操作来并行地感测数字线12、5、20和51：将dl_sel0＝'0011'传送到mux 0，使得mux 0耦合数字线12与sa 0，将dl_sel1＝'0010'传送到mux 1，使得mux 1耦合数字线5与sa 1，将dl_sel2＝'0101'传送到mux 2，使得mux 2耦合数字线20与sa 2，并将dl_sel3＝'1100'传送到mux 3，使得mux 3耦合数字线51与sa3。因为数字线315并行地与感测组件325耦合，所以装置300可感测多个不连续数字线315而无需多次激活字线310和感测组件325，这可增加感测效率。
77.选定数字线315可经由传输线(例如，传输线tl0到tl3)与感测组件325耦合。耦合数字线与感测组件325可使得电压从数字线传递到感测组件325，所述感测组件可感测、放大和锁存电压。装置300可通过将控制信号(表示为sa_sel)传送到感测组件325选择感测组件325中的一或多个来输出锁存电压(其也可称为数据位、值或其它合适的术语)。在一些实例中，控制信号sa_sel可指示列地址。
78.虽然参考感测操作进行描述，但是本文中所描述的技术可以实施用于其它类型的操作，例如存储操作。在此类实例中，感测组件325可以是能够同时读取和写入存储器单元305的输入/输出(i/o)组件。
79.图4示出根据本文所公开的实例的支持可编程列存取的过程流400的实例。过程流400可由参考图1到3所描述的系统100、存储器装置110、系统200、存储器子系统210或装置300实施。然而，其它类型的装置或组件可实施过程流400。过程流400可示出使用单独的控制信号启用可编程列存取的装置的操作。
80.为了易于参考，过程流400是参考装置描述的。例如，过程流400的各方面可由包含一或多种类型的存储器的装置实施，所述存储器例如易失性存储器、非易失性存储器或这两者，及其它配置。另外或替代地，过程流400的各方面可实施为存储在存储器中的指令(例如，存储在装置中的固件)。例如，指令在由控制器执行时可使控制器执行过程流400的操作。
81.在405处，可激活字线。例如，装置300可激活一行存储器单元的字线(例如，字线310)。装置300可基于或响应于指示存储器单元的地址信息的激活命令而激活字线，所述地址信息例如行地址、一或多个列地址、dl_sel控制信号的值或其组合。在一些实例中，被指示用于通过命令激活的地址可被称为激活地址或活动地址。
82.在410处，可将存储在所述行中的存储器单元处的电压传递到存储器单元的相应数字线(例如，在相应数字线上产生所述电压)。例如，指示存储在存储器单元305处的逻辑状态的电压可传递到数字线315。电压可基于或响应于在405处激活字线而传递到数字线。
83.在415处，可将单独(例如，相应)控制信号传送到复用器。例如，控制器330可将相应控制信号dl_sel传送到复用器320中的每一个。作为说明，控制器330可将dl_sel0＝'0000'传送到mux 0，可将dl_sel1＝'1101'传送到mux 1，可将dl_sel2＝'1111'传送到mux 2，并且可将dl_sel3＝'0000'传送到mux 3。控制信号可在不同时间、在部分重叠的时间或在完全重叠的时间传送。控制信号的值可基于、响应于或依据从主机装置接收到的地址信息(例如，在激活命令或另一命令中)。
84.在420处，数字线可与感测组件耦合。例如，复用器320可耦合数字线315的子集与感测组件325。与感测组件耦合的数字线可基于或响应于在415处传送的控制信号而选择。作为说明，mux 0可耦合数字线0与sa 0，mux 1可耦合数字线53与sa 1，mux 2可耦合数字线62与sa 2，并且mux 3可耦合数字线3与sa 3。耦合数字线与感测组件可以指在数字线和感测组件之间建立导电路径，使得电荷(例如，电流、电压)可从数字线传递到感测组件。
85.在425处，可感测数字线电压。例如，感测组件325可经激活，使得来自数字线的电压可由感测组件感测(例如，与参考电压进行比较并放大)。作为说明，sa 0可感测来自数字线0的电压，sa 1可感测来自数字线53的电压，sa 2可感测来自数字线62的电压，并且sa 3可感测来自数字线3的电压。经感测电压可表示由与数字线耦合的存储器单元存储的逻辑状态。在430处，可锁存经感测值。例如，感测组件325可锁存(例如，存储)在430处感测的电压。在435处，可传送经锁存电压。例如，感测组件325可将经锁存电压输出到装置300的一或多个其它组件，所述其它组件可接着将经锁存电压作为数据位值传送到另一内部或外部装置(例如，主机装置)。
86.因此，多个不连续存储器单元可以并行感测，且无需多次激活字线和感测组件。可以实施上述内容的替代性实例，其中一些操作以与所述不同的次序执行，并行地执行，或完全不执行。在一些情况下，操作可包含本文中未提及的额外特征，或者可以添加其它操作。另外，某些操作可执行多次，或者某些操作组合可以重复或循环。
87.图5示出根据本文所公开的实例的支持可编程列存取的时序图500的实例。时序图500可示出在通过数据总线510传送的命令(cmd)总线505数据上(例如，从主机装置)接收到的命令。时序图500可支持为复用器使用单独的控制信号，如本文所述。时序图500可与各种架构向后兼容，例如dram等等。在时序图500中，激活命令可通过预充电命令和读取命令分隔开。在一些实例中，激活命令中的一个或两个可在时序图500中省略。
88.在时间t0，可接收命令，例如激活(act)命令515。激活命令515可指示用于第一复用器的控制信号的值。例如，激活命令515可指示dl_sel0的值(例如，二进制'0000'，十进制0)。激活命令515可显式地指示第一控制信号的值(例如，一或多个位)，或者可隐式地指示第一控制信号的值(例如，经由地址信息)。
89.在时间t1，可接收命令，例如读取(rd)命令520。读取命令520可指示要读取(例如，感测、锁存和传送)的列地址(例如，ca＝0)。在t2，可接收命令，例如预充电命令525。预充电命令525可指示装置将对与由激活命令515、读取命令520或这两者指示的地址信息相关联的数字线预充电。在时间t3，在经过读取时延527(相对于时间t1)之后，可通过数据总线510
发送来自与ca＝0相关联的存储器单元(例如，与数字线0耦合的存储器单元)的数据530。装置可通过以下操作获得数据530：激活由激活命令515指示的行，使用dl_sel0＝'0000'耦合数字线0与mux 0，感测来自数字线0的电压并锁存来自数字线0的经感测电压。
90.在时间t4，可接收命令，例如激活(act)命令535。激活命令535可指示用于第二复用器的控制信号的值。例如，激活命令535可指示dl_sel3的值(例如，二进制'0000'，十进制0)。激活命令535可显式地指示第二控制信号的值(例如，一或多个位)，或者可隐式地指示第二控制信号的值(例如，经由地址信息)。在时间t5，可接收命令，例如读取(rd)命令540。读取命令540可指示要读取(例如，感测、锁存和传送)的列地址(例如，ca＝3)。在时间t6，可通过数据总线510发送来自与ca＝3相关联的存储器单元(例如，与数字线3耦合的存储器单元)的数据545。装置可通过以下操作获得数据545：激活由激活命令535指示的行，使用dl_sel3＝'0000'耦合数字线3与mux 3，感测来自数字线3的电压并锁存来自数字线3的经感测电压。
91.图6示出根据本文所公开的实例的支持可编程列存取的时序图600的实例。时序图600可示出在通过数据总线610传送的命令(cmd)总线605数据上(例如，从主机装置)接收到的命令。时序图600可支持为复用器使用单独的控制信号，如本文所述。时序图600可与各种新兴的存储器架构兼容，这些存储器架构可能具有也可能不具有破坏性读取操作。在时序图600中，激活命令可以是连续的(例如，不含中间命令，如读取命令、预充电命令)，并且读取命令可以是连续的(例如，不含中间命令，如激活命令、预充电命令)。连续的激活命令、读取命令或这两者可减少感测时延。在一些实例中，激活命令中的一个或两个可在时序图600中省略。
92.在时间t0，可接收命令，例如激活(act)命令615。激活命令615可指示用于第一复用器的控制信号的值。例如，激活命令615可指示dl_sel0的值(例如，二进制'0000'，十进制0)。激活命令615可显式地指示第一控制信号的值(例如，一或多个位)，或者可隐式地指示第一控制信号的值(例如，经由地址信息)。
93.在时间t1，可接收命令，例如激活(act)命令620。激活命令620可以是在激活命令615之后发出的下一命令。因此，激活命令615和激活命令620可以是连续的(例如，激活命令可以不被其它命令分隔)。激活命令620可指示用于第二复用器的控制信号的值。例如，激活命令620可指示dl_sel3的值(例如，二进制'0000'，十进制0)。激活命令620可显式地指示第二控制信号的值(例如，一或多个位)，或者可隐式地指示第二控制信号的值(例如，经由地址信息)。
94.在时间t2，可接收命令，例如读取(rd)命令625。读取命令625可指示要读取(例如，感测、锁存和传送)的列地址(例如，ca＝0)。在时间t3，可接收命令，例如读取(rd)命令630。读取命令630可以是在读取命令625之后发出的下一命令。因此，读取命令625和读取命令630可以是连续的(例如，读取命令可以不被其它命令分隔)。读取命令630可指示要读取(例如，感测、锁存和传送)的列地址(例如，ca＝3)。
95.在时间t4，在经过读取时延633(相对于时间t2)之后，可通过数据总线610发送来自与ca＝0相关联的存储器单元(例如，与数字线0耦合的存储器单元)的数据635。装置可通过以下操作获得数据635：激活由激活命令615指示的行，使用dl_sel0＝'0000'耦合数字线0与mux 0，感测来自数字线0的电压并锁存来自数字线0的经感测电压。在时间t5，可通过数
据总线610发送来自与ca＝3相关联的存储器单元(例如，与数字线3耦合的存储器单元)的数据640。因为所述行已经激活，所以装置可通过以下操作获得数据640：使用dl_sel3＝'0000'耦合数字线3与mux 3，感测来自数字线3的电压并锁存来自数字线3的经感测电压。因此，本文中所描述的技术可允许装置免去将所述行激活两次，这可节省时间和功率，同时还具有其它优点。
96.图7示出根据本文所公开的实例的支持可编程列存取的装置720的框图700。装置720可以是参考图1到6所描述的系统、存储器子系统或装置的各方面的实例。装置720或其各种组件可以是用于执行本文所述的可编程列存取的各个方面的构件的实例。例如，装置720可包含存储器阵列725、控制器730、耦合电路系统735、感测电路系统740、传输电路系统745、接收电路系统750或其任何组合。这些组件中的每一个可直接或间接地彼此通信(例如，经由一或多个总线)。
97.存储器阵列725可配置为或以其它方式支持用于以下的构件：将电压从存储器阵列中的一个行的存储器单元传递到所述存储器单元的相应数字线，所述电压指示存储在所述存储器单元处的逻辑值。控制器730可配置为或以其它方式支持用于以下的构件；将相应控制信号传送到与所述数字线耦合的一组复用器，其中每个复用器与所述数字线的相应子集耦合。耦合电路系统735可配置为或以其它方式支持用于以下的构件：通过每个复用器且至少部分地基于所述复用器的所述相应控制信号，耦合所述相应数字线子集中的数字线与所述复用器的相应感测组件。
98.在一些实例中，耦合包括耦合一组数字线与一组感测组件。在一些实例中，感测电路系统740可配置为或以其它方式支持用于以下的构件：至少部分地基于耦合所述一组数字线与所述一组感测组件，在所述感测组件中的每个感测组件处感测相应逻辑状态。在一些实例中，所述一组数字线包含与非顺序列地址相关联的数字线。
99.在一些实例中，为了支持传送相应控制信号，控制器730可配置为或以其它方式支持用于以下的构件：将第一控制信号传送到所述一组复用器中的第一复用器，所述第一控制信号具有第一值。在一些实例中，为了支持传送相应控制信号，控制器730可配置为或以其它方式支持用于以下的构件：将第二控制信号传送到所述一组复用器中的第二复用器，所述第二控制信号具有不同于所述第一值的第二值。在一些实例中，第一和第二控制信号同时传送。
100.在一些实例中，为了支持传送相应控制信号，控制器730可配置为或以其它方式支持用于以下的构件：将第三控制信号传送到所述一组复用器中的第三复用器，所述第三控制信号具有不同于所述第一值或所述第二值中的至少一个的第三值。
101.在一些实例中，控制器730可配置为或以其它方式支持用于以下的构件：将第一控制信号传送到一组感测组件，包含每个复用器的相应感测组件。在一些实例中，传输电路系统745可配置为或以其它方式支持用于以下的构件：至少部分地基于所述第一控制信号，传送由所述一组感测组件中的感测组件感测的逻辑值。在一些实例中，数字线的每个子集包含与非顺序列地址相关联的唯一多个数字线。
102.在一些实例中，耦合包括耦合第一数字线(例如，数字线0)与第一感测组件(例如，mux 0)。在一些实例中，接收电路系统750可配置为或以其它方式支持用于以下的构件：在第一数字线的第一激活地址(或第一激活命令)之后连续地接收所述行的第二数字线的第
二激活地址(或第二激活命令)。在一些实例中，耦合电路系统735可配置为或以其它方式支持用于以下的构件：至少部分地基于所述第二激活地址(或所述第二激活命令)，耦合所述第二数字线(例如，数字线3)与第二感测组件(例如，mux 3)。在一些实例中，传输电路系统745可配置为或以其它方式支持用于以下的构件：通过数据总线传送与所述第一数字线相关联的第一逻辑值和与所述第二数字线相关联的第二逻辑值。
103.在一些实例中，接收电路系统750可配置为或以其它方式支持用于以下的构件：在所述第一数字线的第一读取命令(例如，数字线0的读取命令625)之后连续地接收所述第二数字线的第二读取命令(例如，数字线3的读取命令630)，其中所述第一和第二逻辑值至少部分地基于接收到所述第一和第二读取命令而传送。
104.在一些实例中，控制信号包含至少部分地基于第一激活地址(或第一激活命令)的用于第一复用器的第一控制信号，并且控制器730可配置为或以其它方式支持用于以下的构件：至少部分地基于所述第二激活地址(或所述第二激活命令)，将第二控制信号传送到第二复用器，其中所述第二数字线至少部分地基于所述第二控制信号与所述第二感测组件耦合。
105.图8示出根据本文所公开的实例的说明支持可编程列存取的方法800的流程图。方法800的操作可由本文所述的系统、存储器子系统或装置或其组件实施。例如，方法800的操作可由参考图1到7所描述的装置执行。在一些实例中，装置可执行一组指令以控制装置的功能元件执行所描述的功能。另外或替代地，装置可使用专用硬件执行所描述功能的各方面。
106.在805处，所述方法可包含将电压从存储器阵列中的一个行的存储器单元传递到所述存储器单元的相应数字线，所述电压指示存储在所述存储器单元处的逻辑值。操作805可根据本文所公开的实例执行。在一些实例中，操作805的各方面可由参考图7所描述的存储器阵列725执行。
107.在810处，所述方法可包含将相应控制信号传送到与所述数字线耦合的一组复用器，其中每个复用器与所述数字线的相应子集耦合。操作810可根据本文所公开的实例执行。在一些实例中，操作810的各方面可由参考图7所描述的控制器730执行。
108.在815处，所述方法可包含通过每个复用器且至少部分地基于所述复用器的所述相应控制信号，耦合所述相应数字线子集中的数字线与所述复用器的相应感测组件。操作815可根据本文所公开的实例执行。在一些实例中，操作815的各方面可由参考图7所描述的耦合电路系统735执行。
109.在一些实例中，本文所述的设备可执行一或多种方法，例如方法800。所述设备可包含用于以下的特征、电路系统、逻辑、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：将电压从存储器阵列中的一个行的存储器单元传递到所述存储器单元的相应数字线，所述电压指示存储在所述存储器单元处的逻辑值；将相应控制信号传送到与所述数字线耦合的一组复用器，其中每个复用器与所述数字线的相应子集耦合；以及通过每个复用器且至少部分地基于所述复用器的所述相应控制信号，耦合所述相应数字线子集中的数字线与所述复用器的相应感测组件。
110.在方法800和本文所述设备的一些实例中，所述方法、设备和非暂时性计算机可读媒体可包含用于以下的其它操作、特征、电路系统、逻辑、构件或指令：至少部分地基于耦合
所述一组数字线与所述一组感测组件，感测所述感测组件中的每个感测组件处的相应逻辑状态。
111.在方法800和本文所述设备的一些实例中，所述一组数字线包含与非顺序列地址相关联的数字线。
112.在方法800和本文所述设备的一些实例中，传送相应控制信号可包含用于以下的操作、特征、电路系统、逻辑、构件或指令：将第一控制信号传送到所述一组复用器中的第一复用器，所述第一控制信号具有第一值；以及将第二控制信号传送到所述一组复用器中的第二复用器，所述第二控制信号具有不同于所述第一值的第二值。在方法800和本文所述设备的一些实例中，第一和第二控制信号可同时传送。
113.在方法800和本文所述设备的一些实例中，传送相应控制信号可包含用于以下的操作、特征、电路系统、逻辑、构件或指令：将第三控制信号传送到所述一组复用器中的第三复用器，所述第三控制信号具有不同于所述第一值或所述第二值中的至少一个的第三值。
114.方法800和本文所述设备的一些实例可进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令：将第一控制信号传送到一组感测组件，包含每个复用器的相应感测组件；以及至少部分地基于所述第一控制信号，传送由所述一组感测组件中的感测组件感测的逻辑值。在方法800和本文所述设备的一些实例中，数字线的每个子集包含与非顺序列地址相关联的唯一多个数字线。
115.在方法800和本文所述设备的一些实例中，所述方法、设备和非暂时性计算机可读媒体可包含用于以下的其它操作、特征、电路系统、逻辑、构件或指令：在所述第一数字线的第一激活地址(或第一激活命令)之后连续地接收所述行的第二数字线的第二激活地址(或第二激活命令)；至少部分地基于所述第二激活地址(或所述第二激活命令)，耦合所述第二数字线与第二感测组件；以及通过数据总线，传送与所述第一数字线相关联的第一逻辑值和与所述第二数字线相关联的第二逻辑值。
116.方法800和本文所述设备的一些实例可进一步包含用于以下的操作、特征、电路系统、逻辑、构件或指令：在所述第一数字线的第一读取命令之后连续地接收所述第二数字线的第二读取命令，其中所述第一和第二逻辑值可至少部分地基于接收到所述第一和第二读取命令而传送。
117.在方法800和本文所述设备的一些实例中，控制信号包含可至少部分地基于第一激活地址(或第一激活命令)的用于第一复用器的第一控制信号，并且所述方法、设备和非暂时性计算机可读媒体可包含用于以下的其它操作、特征、电路系统、逻辑、构件或指令：至少部分地基于所述第二激活地址(或所述第二激活命令)，将第二控制信号传送到第二复用器，其中所述第二数字线可至少部分地基于所述第二控制信号而与所述第二感测组件耦合。
118.应注意，本文所描述的方法描述可能实施方案，并且操作和步骤可以重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两个或更多个的部分。
119.描述另一设备。所述设备可包含：存储器阵列，其包含与相应数字线耦合的一行存储器单元；控制器，其与所述存储器阵列耦合且配置成将一组相应控制信号传送到与所述数字线耦合的一组复用器；所述一组复用器中与所述控制器和所述数字线的第一子集耦合
的第一复用器，所述第一复用器配置成至少部分地基于所述一组相应控制信号中的第一控制信号而耦合所述第一数字线子集中的第一数字线与第一感测组件；以及所述一组复用器中与所述控制器和所述数字线的第二子集耦合的第二复用器，所述第二复用器配置成至少部分地基于所述一组相应控制信号中的第二控制信号而耦合所述第二数字线子集中的第二数字线与第二感测组件。
120.在所述设备的一些实例中，所述第一感测组件可配置成感测与所述第一数字线相关联的第一逻辑状态，且所述第二感测组件可配置成感测与所述第二数字线相关联的第二逻辑状态。
121.在所述设备的一些实例中，所述第一控制信号可具有第一值，且所述第二控制信号可具有不同于所述第一值的第二值。
122.在所述设备的一些实例中，所述控制器可配置成同时传送所述第一和第二控制信号。
123.在一些实例中，所述设备可包含与所述数字线的第三子集耦合的第三复用器，所述第三复用器配置成至少部分地基于所述一组控制信号中的第三控制信号而耦合所述第三子集中的第三数字线与第三感测组件。
124.描述另一设备。所述设备可包含：存储器阵列，其包含与一组复用器耦合的一行存储器单元；以及控制器，其与所述存储器阵列和所述一组复用器耦合，所述控制器可用于使所述设备：将电压从存储器阵列中的一个行的存储器单元传递到所述存储器单元的相应数字线，所述电压指示存储在所述存储器单元处的逻辑值；将相应控制信号传送到所述一组复用器，其中每个复用器与所述数字线的相应子集耦合；以及通过每个复用器且至少部分地基于所述复用器的所述控制信号，耦合所述相应数字线子集中的数字线与所述复用器的感测组件。
125.在一些实例中，所述设备可包含一组感测组件，其包含用于每个复用器的感测组件，所述一组感测组件配置成感测与所述数字线相关联的逻辑值。在所述设备的一些实例中，所述相应控制信号包含传送到所述一组复用器中的第一复用器的第一控制信号和传送到所述一组复用器中的第二复用器的第二控制信号。
126.在所述设备的一些实例中，所述第一控制信号可具有第一值，且所述第二控制信号可具有不同于所述第一值的第二值。在所述设备的一些实例中，所述控制器可配置成同时传送所述相应控制信号。在所述设备的一些实例中，所述相应控制信号包含传送到所述一组复用器中的第三复用器的第三控制信号和传送到所述一组复用器中的第四复用器的第四控制信号。
127.在一些实例中，所述设备可包含：在所述第一数字线的第一激活地址(或第一激活命令)之后连续地接收所述行的第二数字线的第二激活地址(或第二激活命令)；至少部分地基于所述第二激活地址(或所述第二激活命令)，耦合所述第二数字线与第二感测组件；以及通过数据总线传送与所述第一数字线相关联的第一逻辑值和与所述第二数字线相关联的第二逻辑值。在一些实例中，所述设备可包含在所述第一数字线的第一读取命令之后连续地接收所述第二数字线的第二读取命令，其中所述第一和第二逻辑值至少部分地基于接收到所述第一和第二读取命令而传送。
128.可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。例
如，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个以上描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号示出为单个信号；然而，所述信号可表示信号总线，其中总线可具有多种位宽度。
129.术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持信号在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含例如开关、晶体管或其它组件等中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管等一或多个中间组件中断所连接组件之间的信号流动一段时间。
130.术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传送，在闭路关系中，信号能够通过导电路径在组件之间传送。当例如控制器的一组件将其它组件耦合在一起时，那么所述组件引发允许信号通过导电路径在所述其它组件之间流动的改变，所述导电路径先前不允许信号流动。
131.术语“隔离”是指信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在断路，那么它们彼此隔离。例如，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器将两个组件隔离时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
132.本文所使用的术语“层”或“层级”是指几何结构(例如，相对于衬底)的层或片。每一层或层级可具有三个尺寸(例如，高度、宽度和深度)，并且可覆盖表面的至少一部分。例如，层或层级可以是有两个尺寸大于第三个尺寸的三维结构，例如薄膜。层或层级可包含不同元件、组件和/或材料。在一些实例中，一个层或层级可以由两个或更多个子层或子层级构成。
133.如本文中所使用，术语“大体上(substantially)”是指经修饰特征(例如由术语大体上修饰的动词或形容词)不必是绝对的但要足够接近以便获得特征的优点。
134.如本文所使用，术语“电极”可以指电导体，并且在一些实例中，可用作到存储器单元或存储器阵列的其它组件的电触点。电极可包含在存储器阵列的元件或组件之间提供导电路径的迹线、导线、导电线、导电层等等。
135.本文中所论述的包含存储器阵列的装置可形成于半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些实例中，衬底是半导体晶片。在其它实例中，衬底可为绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)，或另一衬底上的半导体材料的外延层。可通过使用包含(但不限于)磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。
136.本文所论述的开关组件或晶体管可表示场效应晶体管(fet)，并且包括包含源极、漏极和栅极的三端装置。端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂(例如简并)半导体区。源极与漏极可由轻掺杂的半导体
区或沟道间隔开。如果沟道是n型(即，大部分载体为电子)，那么fet可被称作n型fet。如果沟道是p型(即，大部分载体为空穴)，那么fet可被称作p型fet。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如，将正电压或负电压分别施加到n型fet或p型fet可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“断开”或“撤销激活”。
137.本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示例性”是指“充当实例、例子或说明”，且不比其它实例“优选”或“有利”。详细描述包含特定细节，以便提供对所描述技术的理解。然而，这些技术可在没有这些特定细节的情况下实践。在一些例子中，以框图的形式展示众所周知的结构和装置以免混淆所描述实例的概念。
138.在附图中，类似组件或特征可以具有相同参考标记。此外，可通过在参考标记之后跟着长划线及区分类似组件的第二标记来区分为相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一个，而与第二参考标记无关。
139.本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，那么可以将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体来传输。其它实例及实施方案在本公开及所附权利要求书的范围内。例如，由于软件的本质，本文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征也可物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。
140.例如，结合本文中的公开内容所描述的各种说明性块和模块可使用经设计以执行本文中所描述的功能的通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，dsp与微处理器的组合、多个微处理器、一或多个微处理器结合dsp核心，或任何其它此类配置)。
141.如本文中(包含在权利要求书中)所使用，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”的短语结尾的项目的列表)中所使用的“或”指示包含性列表，使得(例如)a、b或c中的至少一个的列表意指a或b或c或ab或ac或bc或abc(即，a和b和c)。并且，如本文中所使用，短语“基于”不应被理解为提及一组封闭条件。例如，在不脱离本公开的范围的情况下，描述为“基于条件a”的示例性步骤可基于条件a和条件b两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
142.计算机可读媒体包含非暂时性计算机存储装置媒体和通信媒体两者，通信媒体包含有助于将计算机程序从一个地方传递到另一地方的任何媒体。非暂时性存储媒体可以是任何可用的媒体，它可以由通用或专用计算机存取。举例来说且不加限制，非暂时性计算机可读媒体可包括ram、rom、电可擦除可编程只读存储器(eeprom)、光盘(cd)rom或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或任何其它可用于载送或存储呈指令或数据结构形式的所要程序代码构件且可以通过通用或专用计算机或通用或专用处理器存取
的非暂时性媒体。并且，任何连接被适当地称为计算机可读媒体。例如，如果软件从网站、服务器或其它远程源使用同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或红外、无线电和微波等无线技术传输，那么同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或红外、无线电和微波等无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含cd、激光光盘、光学光盘、数字多功能光盘(dvd)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上各项的组合同样包含在计算机可读媒体的范围内。
143.提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本发明不限于本文中所描述的实例和设计，而是被赋予与本文中所公开的原理和新颖特征一致的最宽范围。