存储块的控制方法与流程

本发明涉及半导体器件，尤其涉及一种存储块的控制方法。

背景技术：

1、二维(two dimensional，2d)存储块在电子装置中普遍存在，并且可包括例如或非(nor)闪速存储阵列、与非(nand)闪速存储阵列、动态随机存取存储器(dynamic random-access memory，dram)阵列等。然而，2d存储阵列已经接近缩放极限，存储密度无法进一步提高。

技术实现思路

1、本技术提供的存储块的控制方法，能够对三维堆叠的存储块中的存 储单元进行读、写和擦除操作，该存储块的存储密度较高。

2、为解决上述技术问题，本技术采用的一个技术方案是：提供一种存 储块的控制方法。该方法包括：对所述存储块中的多行字线中的至少一 行所述字线的至少部分执行行选择，以选中至少一行存储单元中的至少 部分，其中，所述存储块包括沿高度方向依次层叠的多层存储子阵列层， 选中的一行所述存储单元中的至少部分包括每层所述存储子阵列层中 对应的选中行的一行存储单元中的至少部分；对多层所述存储子阵列层 中的至少一层所述存储子阵列层的至少一列存储单元执行列选择，以选 中至少一存储单元执行存储器操作，其中，每个所述存储子阵列层中包 括沿所述高度方向层叠的漏区半导体层、沟道半导体层和源区半导体层， 每个所述存储子阵列层中的所述漏区半导体层、沟道半导体层和源区半 导体层分别包括沿行方向分布的多条漏区半导体条、沟道半导体条和源 区半导体条，每条所述漏区半导体条、沟道半导体条和源区半导体条分 别沿列方向延伸；每列所述漏区半导体条、沟道半导体条和源区半导体 条的两侧分别设置沿列方向分布的多条栅极条，每条所述栅极条沿所述 高度方向延伸；其中，每行所述栅极条分别连接至一行所述字线，每层 所述存储子阵列层中的每个所述漏区半导体条作为一条位线。

3、在一个实施例中，每行所述字线包括一奇数字线和一偶数字线，其 中，多层所述存储子阵列层中相同行的一部分的存储单元分别通过同行 的奇数字线孔洞中的奇数栅极条连接至对应行的奇数字线，多层所述存 储子阵列层中相同行的剩余的存储单元分别通过同行的偶数字线孔洞 中的偶数栅极条连接至对应行的偶数字线；

4、所述漏区半导体条、沟道半导体条和源区半导体条的一侧分布有所 述奇数字线孔洞，另一侧分布有所述偶数字线孔洞；

5、每层所述存储子阵列层中的每条所述漏区半导体条、沟道半导体条 和源区半导体条配合其一侧的所述奇数字线孔洞中的奇数栅极条，用于 构成第一存储单元，其中，多层所述存储子阵列层中相同行的所有所述 第一存储单元分别通过同行的所述奇数字线孔洞中的所述奇数栅极条 连接至对应行的所述奇数字线；

6、每层所述存储子阵列层中的每条所述漏区半导体条、沟道半导体条 和源区半导体条配合其另一侧的所述偶数字线孔洞中的偶数栅极条，用 于构成第二存储单元，其中，多层所述存储子阵列层中相同行的所有所 述第二存储单元分别通过同行的所述偶数字线孔洞中的所述偶数栅极 条连接至对应行的所述偶数字线。

7、在一个实施例中，所述对所述存储块中的多行字线中的至少一行所 述字线的至少部分执行行选择，以选中至少一行存储单元中的至少部分， 包括：

8、对所述存储块中的多行字线中的一行所述字线中的奇数字线执行 行选择，以选中一行所述第一存储单元，其中，选中的一行所述第一存 储单元包括每层所述存储子阵列层中对应选中行的所有的所述第一存 储单元；或者

9、对所述存储块中的多行字线中的一行所述字线中的偶数字线执行 行选择，以选中一行所述第二存储单元，其中，选中的一行所述第二存 储单元包括每层所述存储子阵列层中对应选中行的所有的所述第二存 储单元。

10、在一个实施例中，每条所述沟道半导体条分别连接至同一公共阱区 线，以统一给所有的所述沟道半导体条施加阱区电压。

11、在一个实施例中，响应于所述存储器操作为读操作，所述控制方法 包括：

12、在所述存储块的一行所述字线中的所述奇数字线或所述偶数字线 上施加第一字线选取电压；

13、在选中的所述存储子阵列层中选中的所述存储单元对应的所述漏 区半导体条上施加读取电压，确定选中的所述存储单元是否有电流，以 确定选中的所述存储单元是否存储有电子。

14、在一个实施例中，响应于所述存储器操作为单个存储单元的写操作， 所述控制方法包括：

15、在所述存储块中的一行所述字线中的所述奇数字线或所述偶数字 线上施加第二字线选取电压；

16、在选中的所述存储子阵列层中选中的所述存储单元对应的所述漏 区半导体条上施加第一写电压，以热载流子注入方式向选中的所述存储 单元的存储结构注入电子。

17、在一个实施例中，响应于所述存储器操作为半个扇区的存储单元的 写操作，所述控制方法包括：

18、在所述存储块的一行所述字线中的所述奇数字线或所述偶数字线 上施加第二字线选取电压；

19、在所述公共阱区线上施加第二写电压，统一给每层所述存储子阵列 层中的每条所述沟道半导体条均施加所述第二写电压，以f-n隧道效应 方式向选中的所述奇数字线或所述偶数字线所对应的同一行的所有所 述第一存储单元或者所有所述第二存储单元注入电子。

20、在一个实施例中，响应于所述存储器操作为半个扇区的存储单元的 擦除操作，所述控制方法包括：

21、在所述存储块的一行所述字线中的所述奇数字线或所述偶数字线 上施加第三字线选取电压；

22、在所述公共阱区线上施加阱区擦除电压，统一给每层所述存储子阵 列层中的每条所述沟道半导体条均施加所述阱区擦除电压，以擦除选中 的所述奇数字线或所述偶数字线所对应的同一行的所有所述第一存储 单元或者所有所述第二存储单元的存储结构中的电子。

23、在一个实施例中，每层所述存储子阵列层中的每条所述沟道半导体 条分别连接至对应的阱区连接端，以给每条所述沟道半导体条施加阱区 电压。

24、在一个实施例中，响应于所述存储器操作为单个存储单元的写操作， 所述控制方法包括：

25、在所述存储块中的一行所述字线中的所述奇数字线或所述偶数字 线上施加第二字线选取电压；

26、在选中的所述存储子阵列层中选中的所述存储单元对应的所述沟 道半导体条上施加第二写电压，以f-n隧道效应方式向选中的所述存储 单元的存储结构注入电子。

27、在一个实施例中，响应于所述存储器操作为单个存储单元的擦除操 作，所述控制方法包括：

28、在所述存储块的一行所述字线中的所述奇数字线或所述偶数字线 上施加第三字线选取电压；

29、在选中的所述存储子阵列层中选中的所述存储单元对应的所述沟 道半导体条上施加阱区擦除电压，以擦除选中的所述存储单元的存储结 构中的电子。

30、本技术的有益效果，区别于现有技术：本技术提供的存储块的控制 方法，通过对所述存储块中的多行字线中的至少一行所述字线的至少部 分执行行选择，以选中至少一行存储单元中的至少部分，其中，所述存 储块包括沿高度方向依次层叠的多层存储子阵列层，选中的一行所述存 储单元中的至少部分包括每层所述存储子阵列层中对应的选中行的一 行存储单元中的至少部分；然后对多层所述存储子阵列层中的至少一层 所述存储子阵列层的至少一列存储单元执行列选择，以选中至少一存储 单元执行存储器操作，其中，每个所述存储子阵列层中包括沿所述高度 方向层叠的漏区半导体层、沟道半导体层和源区半导体层，每个所述存 储子阵列层中的所述漏区半导体层、沟道半导体层和源区半导体层分别 包括沿行方向分布的多条漏区半导体条、沟道半导体条和源区半导体条， 每条所述漏区半导体条、沟道半导体条和源区半导体条分别沿列方向延 伸；每列所述漏区半导体条、沟道半导体条和源区半导体条的两侧分别 设置沿列方向分布的多条栅极条，每条所述栅极条沿所述高度方向延伸； 其中，每行所述栅极条分别连接至一行所述字线，每层所述存储子阵列 层中的每个所述漏区半导体条作为一条位线。该存储块的控制方法能够 对三维堆叠的存储块中的存储单元进行读、写和擦除操作，该存储块的 存储密度较高。