经写入掩码的锁存器位单元的制作方法

背景技术：

1、本申请涉及sram和sram位单元。在sram中选择性地写入位单元允许sram的总体更有效的操作。期望继续改进对sram单元的掩码写入的面积影响以帮助提供改进的系统性能。

技术实现思路

1、因此，在一个实施方案中，一种设备包括经写入掩码的锁存器位单元，该经写入掩码的锁存器位单元包括写入部分。写入部分包括写入掩码电路，该写入掩码电路响应于第一写入掩码信号的断言(assertion)而致使写入数据节点的值为第一值并且响应于第二写入掩码信号的断言而致使写入数据节点的值具有第二值。传输门耦合到写入数据节点并且响应于写入字线信号被断言(asserted)而将写入数据节点上的值供应到第一节点。保持器电路被配置为在第一写入掩码信号和第二写入掩码信号被解除断言(deasserted)时独立于写入字线信号的值而维持第一节点的值。

2、在另一个实施方案中，一种方法包括响应于第一写入掩码信号的断言而将经写入掩码的锁存器位单元中的写入数据节点设定为第一值，并且响应于第二写入掩码信号的断言而将写入数据节点设定为第二值。该方法包括响应于写入字线信号被断言而将写入数据节点耦合到第一节点。在第一写入掩码信号和第二写入掩码信号被解除断言时，由保持器电路独立于写入字线信号的值而维持第一节点上的数据。

3、在另一个实施方案中，一种方法包括响应于写入字线(wwl)信号和有效低写入字线(wwlx)信号被断言结合第一写入掩码信号或第二写入掩码信号中的任一者被断言而写入经写入掩码的锁存器位单元。在wwl信号和wwlx信号被断言并且第一写入掩码信号和第二写入掩码信号被解除断言时维持经写入掩码的锁存器位单元的状态。

技术特征：

1.一种设备，包括：

2.根据权利要求1所述的设备，其中所述写入数据节点响应于所述第一写入掩码信号和所述第二写入掩码信号被解除断言而浮动。

3.根据权利要求2所述的设备，其中所述写入掩码电路还包括：

4.根据权利要求3所述的设备，还包括：

5.根据权利要求3所述的设备，还包括：

6.根据权利要求5所述的设备，其中所述保持器电路还包括：

7.根据权利要求1至6中任一项所述的设备，还包括：

8.根据权利要求1至6中任一项所述的设备，还包括：

9.根据权利要求8所述的设备，其中所述经写入掩码的锁存器位单元的所述读取部分被配置为响应于所述读取字线信号被解除断言而致使所述输出节点为高阻抗。

10.一种方法，包括：

11.根据权利要求10所述的方法，还包括：

12.根据权利要求10所述的方法，还包括：

13.根据权利要求10所述的方法，还包括：

14.根据权利要求13所述的方法，还包括：

15.根据权利要求13所述的方法，还包括：

16.根据权利要求10至15中任一项所述的方法，还包括：

17.根据权利要求16所述的方法，

18.根据权利要求16所述的方法，

19.根据权利要求10至15中任一项所述的方法，还包括：

20.一种方法，包括：

技术总结
SRAM的经写入掩码的锁存器位单元包括写入掩码电路，该写入掩码电路响应于第一写入掩码信号的断言而致使写入数据节点的值为第一值并且响应于第二写入掩码信号的断言而致使该写入数据节点的该值具有第二值。传输门响应于写入字线信号被断言而将该写入数据节点上的该数据供应到该位单元的内部节点。在该第一写入掩码信号和该第二写入掩码信号被解除断言时，保持器电路独立于该写入字线信号的值而维持该第一节点的该值。

技术研发人员：拉塞尔·J·施莱伯,约翰·J·吴
受保护的技术使用者：超威半导体公司
技术研发日：
技术公布日：2024/1/15