一种芯片时序调节装置和芯片的制作方法

本申请涉及微电子，特别是涉及一种芯片时序调节装置和芯片。

背景技术：

1、芯片内部一般由存储库单元（bank）构成的阵列以及外围电路构成。存储库单元按行和列排列起来就组成了芯片的阵列结构，行和列分别称为“字线”和“位线”。外围电路包括了行/列译码器、灵敏放大器与读写电路以及其它的控制电路。

2、芯片内包含多个存储库单元，存储库单元的面积较大，且可能分散在芯片的各个角落。对于整个芯片的阵列结构来说，时序信号到达不同位置的存储库单元的距离不同，所以不同存储库单元的时序延时也不同，导致不同位置的存储库单元的时序无法平衡。

3、针对相关技术中存在的芯片的阵列结构中，不同位置的存储库单元的时序无法平衡问题，目前还没有提出有效的解决方案。

技术实现思路

1、在本实施例中提供了一种芯片时序调节装置和芯片，以解决相关技术中存在的芯片阵列结构中，不同位置的存储库单元的时序无法平衡的问题。

2、第一个方面，在本实施例中提供了一种芯片时序调节装置，包括至少两个存储模块，所述存储模块包括时序平衡单元和多个存储库单元；

3、所述时序平衡单元，分别与多个所述存储库单元连接，所述时序平衡单元用于接收时序信号，并对所述时序信号进行延时细补偿后传输给所述存储库单元；

4、所述存储库单元，用于存储数据。

5、在其中的一些实施例中，所述时序平衡单元用于对时序信号进行延时细补偿，使所述存储模块中不同位置的所述存储库单元接收的时序信号的延时相同。

6、在其中的一些实施例中，所述时序平衡单元与多个所述存储库单元之间的切比雪夫距离或者欧氏距离相等。

7、在其中的一些实施例中，还包括至少一个时序补偿模块；

8、所述时序补偿模块与相邻的所述存储模块中的所述时序平衡单元连接；所述时序补偿模块用于接收时序信号，并对所述时序信号进行延时粗补偿后传输给所述存储模块中的所述时序平衡单元。

9、在其中的一些实施例中，所述存储模块连接有至少一个所述时序补偿模块，选择其中一个连接的所述时序补偿模块对所述存储模块传输进行延时粗补偿后的时序信号。

10、在其中的一些实施例中，所述时序补偿模块，与至少一个相邻的所述存储模块连接；

11、选择所述时序补偿模块不工作，或者工作：接收时序信号并进行延时粗补偿后传输给至少一个所述存储模块。

12、在其中的一些实施例中，所述时序补偿模块用于对时序信号进行延时粗补偿，使所述芯片时序调节装置中不同位置的所述存储模块接收的时序信号的延时相同。

13、在其中的一些实施例中，所述存储库单元在所述存储模块中呈矩阵结构分布。

14、在其中的一些实施例中，所述存储库单元包括至少一个存储子单元。

15、第二个方面，在本实施例中提供了一种芯片时序调节芯片，内置有上述第一个方面所述的芯片时序调节装置。

16、与相关技术相比，在本实施例中提供的一种芯片时序调节装置和芯片，该装置包括至少两个存储模块，存储模块包括时序平衡单元和多个存储库单元；时序平衡单元分别与所述存储库单元连接，时序平衡单元用于接收时序信号，并对时序信号进行延时细补偿后传输给存储库单元；存储库单元，用于存储数据。通过该装置，解决了现有技术中存在的芯片中，不同位置的存储库单元的时序无法平衡问题，实现了芯片中不同位置存储库单元时序的调节。

17、本申请的一个或多个实施例的细节在以下附图和描述中提出，以使本申请的其他特征、目的和优点更加简明易懂。

技术特征：

1.一种芯片时序调节装置，其特征在于，包括至少两个存储模块，所述存储模块包括时序平衡单元和多个存储库单元；

2.根据权利要求1所述的芯片时序调节装置，其特征在于，所述时序平衡单元用于对时序信号进行延时细补偿，使所述存储模块中不同位置的所述存储库单元接收的时序信号的延时相同。

3.根据权利要求2所述的芯片时序调节装置，其特征在于，所述时序平衡单元与多个所述存储库单元之间的切比雪夫距离或者欧氏距离相等。

4.根据权利要求1所述的芯片时序调节装置，其特征在于，还包括至少一个时序补偿模块；

5.根据权利要求4所述的芯片时序调节装置，其特征在于，所述存储模块连接有至少一个所述时序补偿模块，选择其中一个连接的所述时序补偿模块对所述存储模块传输进行延时粗补偿后的时序信号。

6.根据权利要求4所述的芯片时序调节装置，其特征在于，所述时序补偿模块，与至少一个相邻的所述存储模块连接；

7.根据权利要求4所述的芯片时序调节装置，其特征在于，所述时序补偿模块用于对时序信号进行延时粗补偿，使所述芯片时序调节装置中不同位置的所述存储模块接收的时序信号的延时相同。

8.根据权利要求1所述的芯片时序调节装置，其特征在于，所述存储库单元在所述存储模块中呈矩阵结构分布。

9.根据权利要求1所述的芯片时序调节装置，其特征在于，所述存储库单元包括至少一个存储子单元。

10.一种芯片，其特征在于，内置有权利要求1至权利要求9中任一项所述的芯片时序调节装置。

技术总结
本申请涉及一种芯片时序调节装置和芯片，其中，该装置包括至少两个存储模块，存储模块包括时序平衡单元和多个存储库单元；时序平衡单元，分别与多个存储库单元连接，时序平衡单元用于接收时序信号，并对时序信号进行延时细补偿后传输给存储库单元；存储库单元，用于存储数据。通过本申请，解决了现有技术中存在的芯片阵列结构中，不同位置的存储库单元的时序无法平衡问题，实现了芯片中不同位置存储库单元时序的调节。

技术研发人员：曾冉冉,蓝帆,潘伟伟
受保护的技术使用者：杭州广立微电子股份有限公司
技术研发日：
技术公布日：2024/1/15