内存系统及内存访问接口装置的制作方法

本发明涉及内存访问技术，尤其涉及一种内存系统及内存访问接口装置。

背景技术：

1、单倍数据速率的内存架构具有较低的速度，并在与非型(nand)闪存技术的早期发展中被应用。然而，由于产品对于频宽的需求上升，单倍数据速率的内存架构无法满足速度的要求。因此，非易失性双倍数据速率(non-volatiledoubledata rate；nvddr)技术被提出以打破速度的限制。

2、非易失性双倍数据速率的规格发展出愈来愈高速的架构。然而，市面上的内存控制器往往被要求能够支持所有不同速度的模式以及提供信号校正的能力。

技术实现思路

1、鉴于现有技术的问题，本发明的目的之一在于提供一种内存系统及内存访问接口装置，以改善现有技术。

2、本发明包括一种内存访问接口装置，包括：时钟产生电路以及多个访问信号传输电路。时钟产生电路配置为产生多个参考时钟信号。访问信号传输电路包括：工作周期(duty cycle)调整电路、工作周期检测电路、分频电路以及非同步先进先出(first-in-first-out)电路。工作周期调整电路配置为根据工作周期检测信号对参考时钟信号中的一个进行工作周期调整，以产生具有工作周期的输出时钟信号。工作周期检测电路配置为检测工作周期的变化，以产生工作周期检测信号。分频电路配置为对输出时钟信号进行分频，以产生读取时钟信号。非同步先进先出电路配置为从内存访问控制器接收访问信号，并根据读取时钟信号将输出访问信号输出至内存装置，以此访问内存装置。

3、本发明还包括一种内存系统，包括：内存访问控制器、内存装置以及内存访问接口装置。内存访问接口装置包括：时钟产生电路以及多个访问信号传输电路。时钟产生电路配置为产生多个参考时钟信号。访问信号传输电路各包括：工作周期调整电路、工作周期检测电路、分频电路以及非同步先进先出电路。访问信号传输电路各包括：工作周期调整电路配置为根据工作周期检测信号对参考时钟信号中的一个进行工作周期调整，以产生具有工作周期的输出时钟信号。工作周期调整电路配置为根据工作周期检测信号对参考时钟信号中的一个进行工作周期调整，以产生具有工作周期的输出时钟信号。工作周期检测电路配置为检测工作周期的变化，以产生工作周期检测信号。分频电路配置为对输出时钟信号进行分频，以产生读取时钟信号。非同步先进先出电路配置为从内存访问控制器接收访问信号，并根据读取时钟信号将输出访问信号输出至内存装置，以此访问内存装置。

4、有关本发明的特征、实施与功效，现结合附图对优选实施例详细说明如下。

技术特征：

1.一种内存访问接口装置，其特征在于，包括：

2.根据权利要求1所述的内存访问接口装置，其特征在于，所述多个访问信号传输电路包括：

3.根据权利要求2所述的内存访问接口装置，其特征在于，所述控制信号传输电路包括的所述分频电路包括：

4.根据权利要求1所述的内存访问接口装置，其特征在于，所述访问信号传输电路包括：

5.根据权利要求4所述的内存访问接口装置，其特征在于，所述数据选通信号传输电路包括的所述分频电路包括：

6.根据权利要求5所述的内存访问接口装置，其特征在于，所述数据信号传输电路包括的所述分频电路包括：

7.根据权利要求4所述的内存访问接口装置，其特征在于，所述数据信号以及一指令与地址信号是自所述内存访问控制器通过相同的一输入路径接收，所述内存访问接口装置还包括：

8.根据权利要求1所述的内存访问接口装置，其特征在于，还包括设置在一接收器中的多个读取信号传输电路，所述多个读取信号传输电路共享所述工作周期调整电路、所述工作周期检测电路以及所述分频电路，且各所述多个读取信号传输电路具有所述非同步先进先出电路，其中各所述多个读取信号传输电路所接收的所述访问信号分别为一外部读取使能信号、一内部读取使能信号以及一数据选通使能信号，各所述多个读取信号传输电路所接收的所述多个参考时钟信号中的一个为一指令参考时钟信号，且各所述多个读取信号传输电路所产生的所述输出访问信号分别为一输出外部读取使能信号、一输出内部读取使能信号以及一输出数据选通使能信号，其中所述输出外部读取使能信号配置为驱动所述内存装置。

9.根据权利要求8所述的内存访问接口装置，其特征在于，还包括：

10.一种内存系统，其特征在于，包括：

技术总结
本发明涉及一种内存访问接口装置。时钟产生电路产生多个参考时钟信号。访问信号传输电路包括：工作周期调整电路、工作周期检测电路、分频电路以及非同步先进先出电路。工作周期调整电路根据工作周期检测信号对多个参考时钟信号中的一个进行工作周期调整，以产生具有工作周期的输出时钟信号。工作周期检测电路检测工作周期的变化，以产生工作周期检测信号。分频电路对输出时钟信号进行分频，以产生读取时钟信号。非同步先进先出电路从内存访问控制器接收访问信号，并根据读取时钟信号将输出访问信号输出至内存装置，以此访问内存装置。

技术研发人员：蔡福钦,周格至,余俊锜,张志伟
受保护的技术使用者：瑞昱半导体股份有限公司
技术研发日：
技术公布日：2024/4/29