或其它非易失性存储器之间。
[0118]因此，SSD是标准硬驱动器的简易取代并且不要求对计算装置的任何编程或物理改变。
[0119]前述描述已经仅被呈现以图解和描述所描述的原理的示例。该描述不旨在为详尽的或者将这些原理限制到所公开的任何精确形式。许多修改和变化鉴于上面的教导是可能的。
【主权项】
1.一种固态驱动器，包括: DRAM逻辑闪存；以及 闪存存储器； 其中系统总线读取和写入到DRAM逻辑闪存而不是闪存存储器。2.权利要求1的所述驱动器，其中系统处理器不能够直接命令固态驱动器写入到闪存存储器。3.权利要求1的所述驱动器，其中固态驱动器在预定点处从DRAM逻辑闪存将数据写入到闪存存储器，所述预定点独立于由系统处理器发出的命令。4.权利要求3的所述驱动器，其中预定点由含在固态驱动器内的逻辑来确定。5.权利要求1的所述驱动器，其中DRAM逻辑闪存通过以与NAND闪存相同的方式存储文件来模仿闪存存储器并且响应于闪存命令。6.权利要求5的所述驱动器，其中DRAM逻辑闪存通过使用FAT表、更新逻辑记录、组合文件、并且直接连接到SATA总线来模仿闪存存储器。7.权利要求1的所述驱动器，进一步包括能量存储装置，所述能量存储装置存储足够功率以在固态驱动器的外部功率被中断的情况下将存储在DRAM逻辑闪存中的数据内容移动到闪存存储器。8.权利要求7的所述驱动器，其中能量存储装置被含在驱动器的物理外壳内。9.权利要求1的所述驱动器，其中DARM逻辑闪存以全接口速度实施所有闪存命令。10.权利要求1的所述驱动器，其中DARM逻辑闪存存储程序追踪点和操作快照，并且最小化到闪存存储器的写入。11.权利要求1的所述驱动器，其中固态驱动器被配置成针对任何掉电提供附着的计算装置的最近状态的全恢复。12.权利要求1的所述驱动器，进一步包括用于管理DRAM逻辑闪存的独立微处理器。13.权利要求1的所述驱动器，进一步包括多个微处理器，所述多个微处理器用于并行并且以等同于与固态驱动器的外部接口的设计操作速度的速度来管理来往多个闪存存储器装置的数据传送。14.权利要求1的所述驱动器，其中NAND闪存的页面被个别地识别为具有错误并且在块中的其它页面仍然在使用时从块中消除。15.权利要求14的所述驱动器，其中闪存存储器包括多级单元NAND闪存，其中将页面个别地识别为具有错误并且在扇区中的其它页面仍然在使用时从块中消除它们使闪存存储器的寿命增加为当在扇区内的页面中检测到错误时消除整个扇区的闪存存储器的寿命的至少10倍。16.权利要求1的所述驱动器，其中所有数据被保留在DRAM逻辑闪存中直到数据被正确地写入到闪存存储器。17.权利要求1的所述驱动器，进一步包括用于向DRAM逻辑闪存的独立读取和写入操作的高速DMA。18.权利要求1的所述驱动器，进一步包括高速内部总线，其中DRAM逻辑闪存和闪存存储器被分离地连接到高速内部总线，闪存存储器被划分成分离模块，每个模块由被配置成与高速内部总线独立地对接的不同微处理器控制。19.权利要求18的所述驱动器，其中微处理器基于运行6502指令的新实施方式的6502芯片组。20.权利要求1的所述驱动器，其中DRAM逻辑闪存通过将所有传送存储到闪存存储器并且选择地保持传送以最小化对闪存存储器的写入耗损来模仿闪存存储器存储。21.权利要求1的所述驱动器，其中从闪存存储器的读出速度是每秒至少300兆字节。22.权利要求1的所述驱动器，进一步包括独立的微处理器，所述独立的微处理器用于管理SATA接口读取和写入到DRAM逻辑闪存。23.权利要求1的所述驱动器，其中主微控制器从固态驱动器外部的中央处理器单元接收命令，其中主微控制器在主控制器不直接管理数据传送的情况下通过将子命令发送到其它微处理器来控制命令的执行，其中每个微处理器独立地操作。24.权利要求1的所述驱动器，进一步包括DRAM控制器，所述DRAM控制器被配置成测量针对文件的读取和写入活动，并且当针对文件的读取和写入活动停止预定时间段时，DRAM控制器请求主控制器命令文件被移动到闪存存储器。25.权利要求1的所述驱动器，进一步包括: 内部总线，操作地连接DRAM逻辑闪存和闪存存储器；以及 主控制器，控制经过DRAM逻辑闪存与闪存存储器之间的内部总线发送的数据。26.权利要求1的所述驱动器，进一步包括多个独立闪存控制器，每个在分离的闪存存储器模块内，使得分离的闪存存储器模块能够被并行写入。27.权利要求26的所述驱动器，其中每个闪存存储器模块包括: 微处理器； 闪存存储器； 存储缓冲器，对微处理器和闪存存储器直接可访问；以及 接口，用于将数据直接写入到存储缓冲器。28.权利要求27的所述驱动器，其中每个闪存存储器模块被配置成将数据同时写入到第一存储缓冲器中并且从第二存储缓冲器中读出。29.权利要求27的所述驱动器，其中到存储缓冲器的传送速率处于全总线速度并且在总线时钟的控制下，并且从存储缓冲器中向外的传送速率处于闪存或处理器总线速度并且使用探询来执行。30.权利要求27的所述驱动器，其中存储器控制器被配置成将包括来自接口的数据、内部控制数据、和纠错码的数据传送到闪存管芯，其中来自接口的数据、内部控制数据、和纠错码通过单个DMA动作被传送到闪存管芯。31.权利要求27的所述驱动器，进一步包括缓冲器开关，所述缓冲器开关通过转变到空状态而在外部总线与内部总线之间切换存储缓冲器。32.权利要求1的所述驱动器，其中DRAM逻辑闪存包括: 逻辑闪存控制器； DRAM存储器；DRAM 接 口 ； SATA DMA ；以及 总线DMA。33.一种用于操作固态闪存装置的方法，包括:由CPU通过使用闪存存储器命令以及格式化将命令和数据发送给DRAM逻辑闪存而写入到固态驱动器，其中DRAM逻辑闪存看来具有固态驱动器中的多个分离闪存存储器模块的组合工作区域的容量。34.权利要求33的所述方法，其中CPU不能够直接命令固态驱动器写入到闪存存储器丰旲块。35.权利要求34的所述方法，其中主控制器命令在独立于由CPU发出的命令的预定点处从DRAM逻辑闪存将数据写入到闪存存储器模块。36.权利要求33的所述方法，进一步包括由DRAM逻辑闪存通过以下来模仿闪存存储器: 以与DRAM逻辑闪存中的NAND闪存相同的方式存储文件；并且 用DRAM逻辑闪存响应于闪存命令。37.权利要求36的所述方法，进一步包括由DRAM逻辑闪存通过以下来模仿闪存存储器: 使用FAT表； 更新逻辑记录； 组合文件；以及 直接连接到SATA总线。38.权利要求33的所述方法，进一步包括，如果固态闪存装置断电，则: 激活能量存储装置，所述能够存储装置存储足够的功率来将存储在DRAM逻辑闪存中的整个数据内容写入到闪存存储器；以及 将存储在DRAM逻辑闪存中的数据移动到闪存存储器。39.权利要求38的所述方法，进一步包括: 用感测电路感测固态闪存装置的断电；以及 由主控制器建立DRAM逻辑闪存与闪存存储器模块之间的数据路径。40.权利要求39的所述方法，进一步包括: 将表发送到闪存存储器的指定位置； 将选择的系统快照发送到转储闪存存储器；以及 将与未存储的逻辑记录相关联的数据写入到闪存存储器。41.权利要求40的所述方法，进一步包括为了在固态闪存装置断电之后恢复: 从闪存存储器的指定位置取回表； 用主控制器使用表来访问闪存存储器中的快照； 在固态闪存装置断电之前重构操作系统状态；以及 由重构的操作系统使用逻辑记录以从闪存存储器取回文件。42.权利要求33的所述方法，进一步包括: 将程序存储在闪存存储器模块的受保护程序区域中； 将存储的程序中的一个从受保护的程序区域传送到闪存存储器模块的活动程序区域； 将程序文件从活动程序区域移动到DRAM逻辑闪存中的受保护程序区域；以及 应操作系统的请求，将程序文件从DRAM逻辑闪存移动到CPU存储器。43.权利要求33的所述方法，进一步包括: 确定系统状态的快照应当被保存；以及 使用不使用逻辑记录数目的专用文件传送路线将快照保存在DRAM逻辑闪存的快照区域中； 当固态驱动器关断时，将至少一个选择的快照保存到闪存存储器模块。44.权利要求33的所述方法，进一步包括通过以下从固态闪存装置读取数据: 由固态闪存装置中的主控制器从CPU接收读取命令； 用主控制器确定由读取命令请求的文件是否被存储在DRAM逻辑闪存中； 如果文件被存储在DRAM逻辑闪存中，则将文件传送到CPU ;以及如果文件不被存储在DRAM逻辑闪存中，则将来自主控制器的指令发送到闪存存储器模块中的闪存控制器以取回数据并且将它存储在DRAM逻辑闪存中，然后将数据从DRAM逻辑闪存传送到CPU。45.权利要求44的所述方法，进一步包括: 在接收针对先前请求的数据的后续请求时，将数据从DRAM逻辑闪存传送到CPU ; 监控数据的变化；以及 如果数据变化，则在预定的点处将数据传送回到闪存存储器模块。46.权利要求33的所述方法，进一步包括通过以下写入到固态闪存装置； 由CPU发送写入命令并且将要被写入的数据放置在系统总线上； 由固态闪存装置接收写入命令并且从系统总线接受数据； 将数据存储在DRAM逻辑闪存上；以及 向CPU报告向非易失性存储器的写入完成。47.权利要求46的所述方法，进一步包括用主控制器确定存储在DRAM逻辑闪存上的数据是否应当被存储在闪存存储器模块中。48.权利要求47的所述方法，其中如果写入命令和数据包括对FAT表的更新，则将数据存储在DRAM逻辑闪存中并且直到固态驱动器关断才将数据发送到闪存存储器模块。49.权利要求46的所述方法，进一步包括，如果主控制器确定DRAM逻辑闪存中的数据不正被使用，则通过以下将数据发送到闪存存储器模块: 顺序地启用闪存存储器模块；以及 在高速内部总线上顺序地将数据传送到启用的闪存存储器模块。50.权利要求49的所述方法，其中数据在所有的闪存存储器模块上面分带以允许并行写入到闪存存储器模块。51.权利要求33的所述方法，其中DRAM逻辑闪存包括易失性CPU存储器。52.权利要求33的所述方法，其中CPU写入到DRAM逻辑闪存最小化了固态驱动器中的非易失性闪存存储器上的耗损并且其中DRAM逻辑闪存具有比非易失性闪存存储器显著更快的读取和写入时间。53.权利要求33的所述方法，进一步包括快速加载操作，所述快速加载操作包括将软件可执行文件存储在对用户不可访问的DRAM逻辑闪存的受保护区域上。54.权利要求53的所述方法，其中软件可执行文件不使用逻辑记录数目来索引。55.权利要求53的所述方法，进一步包括使用与逻辑记录数据传送路径分离的协议路径来加载软件可执行文件到CPU存储器中。56.权利要求53的所述方法，进一步包括作为后台操作更新DRAM逻辑闪存的受保护区域上的软件可执行文件。57.一种固态驱动器中的闪存存储器模块，所述闪存存储器模块包括: 多个闪存管芯；以及 闪存存储器控制器，包括； 微处理器； 多个存储缓冲器； 总线DMA接口，从外部总线将数据直接存放到多个存储缓冲器中；以及 闪存存储器DMA模块，在总线接口正在将来自外部总线的数据存放在第二存储缓冲器中时，直接访问多个存储缓冲器中的数据并且将数据从第一存储缓冲器传送到闪存管芯。58.权利要求1的所述驱动器，其中DRAM逻辑闪存被配置成以下面模式中的至少一个来操作:逻辑记录索引的数据传送和不通过逻辑记录索引的数据传送。59.权利要求58的所述驱动器，其中被写入到DRAM逻辑闪存的数据的部分不被写入到闪存存储器。60.权利要求59的所述驱动器，其中被写入到DRAM逻辑闪存的数据是快照，并且快照不被写入到闪存存储器。61.权利要求59的所述驱动器，其中被写入到DRAM逻辑闪存的数据是快速加载程序，并且快速加载程序不被写回到闪存存储器。62.权利要求58的所述驱动器，其中DRAM逻辑闪存被配置成用不通过逻辑记录索引的数据传送来操作，其中所述数据传送包括快速加载操作，所述快速加载操作将可执行文件放置在DRAM逻辑闪存中用于由CPU更迅速取回。63.权利要求58的所述驱动器，其中DRAM逻辑闪存被配置成用不通过逻辑记录索引的数据传送来操作，其中所述数据传送包括保存主机操作配置用于系统恢复的快照操作。
【专利摘要】一种固态驱动器包含DRAM逻辑闪存和闪存存储器，其中系统处理器仅对DRAM逻辑闪存读取和写入，这最小化对闪存存储器的写入。一种用于操作固态闪存装置的方法包含由CPU通过使用闪存命令和格式化将命令和数据发送到DRAM逻辑闪存而写入到固态驱动器。
【IPC分类】H01L27/00, G11C16/00
【公开号】CN105103234
【申请号】CN201380070964
【发明人】查尔斯·I·派德尔, M.斯内尔格罗夫, R.麦肯兹, X.斯内尔格罗夫
【申请人】查尔斯·I·派德尔
【公开日】2015年11月25日
【申请日】2013年11月19日
【公告号】CA2891355A1, EP2923358A1, US20150046625, WO2014081719A1