一种降低对uwl进行读取发生时间超时错误的方法
【技术领域】
[0001]本发明涉及信息存储领域，尤其涉及一种降低对UWL进行读取发生时间超时错误的方法。
【背景技术】
[0002]TLC NAND flash是一种每个存储单元(memory cell)中存储有3个bit的flash类型，其较高的存储密度在固态硬盘及存储器领域有着愈来愈广泛的应用。
[0003]在TLC NAND flash每个存储单元的3个bit信息中，分别属于不同的分组，相对于MLC及SLC中page的概念，TLC中的三个数据分组称为sub-page，其中存储低位bit的叫做lowpage，存储中间bit的叫做middle page，存储高位bit的叫做up page。而三个sub-page所属的同一个Word Line (WL)即是相对于MLC及SLC中page的存在。
[0004]在TLC的Program写过程中，需要遵循一定的写序列program order，这个programorder根据颗粒的不同而有所差异，但总体来说都需要遵循每个存储单元需要被program 3次，并且3次program并非连续进行。在对TLC颗粒的block进行program操作时，需要将整个block进行依照program order进行program操作，当所写数据量不足以将整个block写满时，需要将后面的WL写dummy数据(无效数据)以将整个block填满，否则会出现较多的bit出错。在写操作时，将未能写满的block称为unclosed Block，将未能写满的WL称为Unc1sedWL(UffL)0
[0005]当对block中某一UWL进行读取时，必然会出现当前数据不能满足program时的加密法则而出现UECC，此时，会进入到对出错数据的Read Re try (RR)及纠错算法中进行纠错，若由于尝试纠错时间过长，不能及时的对主机端发送的读命令及时响应，导致超出时间范围而出现TO错误。
[0006]现有技术主要通过增大主机端命令等待时间或减少RR次数以缩短时间来保证命令及时响应。现有方法中，增大主机端命令等待时间会一定程度降低性能，而减少RR次数，会降低对正常WL读取时的纠错能力，导致不能有效的获取读取信息。
【发明内容】
[0007]针对以上缺陷，本发明目的在于提出了如何降低主机端对UWL区域进行读取操作时出现TO错误的概率。
[0008]为了实现上述目的，本发明提供了一种降低对UWL进行读取发生时间超时错误的方法，其特征在于预先通过试验或测试的方法评估存储颗粒在各个使用周期出现UECC错误的概率，存储颗粒的使用周期通过该颗粒被擦写操作的次数来标识;根据评估获得当前读取命令出现UECC错误时需要执行RR操作的当前使用周期值Up/e，并与预先实验获取的阈值Cp/e进行比对，当当前读取命令出现UECC错误时且使用周期Up/e不大于使用周期阀值Cp/e，则执行不超过5次RR操作，且不再进行纠错操作就直接返回；当当前读取命令出现UECC错误时且使用周期Up/e大于使用周期阀值Cp/e，则执行尽可能多的RR操作和最大限度纠错操作。
[0009]所述的降低对UWL进行读取发生时间超时错误的方法，其特征在于所述的使用周期阀值Cp/e为400。
[0010]所述的降低对UWL进行读取发生时间超时错误的方法，其特征在于根据使用周期来动态调整存储颗粒的各个读阀值电压。
[0011]所述的降低对UWL进行读取发生时间超时错误的方法，其特征在于根据使用周期来动态调整存储颗粒的各个读阀值电压的触发条件为存储颗粒的使用周期大于使用周期阀值Cp/e，且当前读取命令出现UECC错误。
[0012]所述的降低对UWL进行读取发生时间超时错误的方法，其特征在于所述动态调整存储颗粒的各个读阀值电压分别通过采用依次偏移读阈值电压，统计相邻两次偏移中读出数据中bit反转的个数，在整个偏移过程中个，bit反转个数最小的电压设置为当前最优读阀值电压。
[0013]本发明采用“动态调整RR次数”和“阶梯式Vref调整”达到以下效果:当对UWL读取时，按照本专利中提到的“动态调整RR次数”进行动态调整RR次数，按照“阶梯式Vref调整”进行读阈值电压调整优化来读取数据，就不会出现由于对UWL进行过分的RR而出现的命令TO的情况。
【附图说明】
[0014]图1是NANDflash memory cell结构不意图；
[0015]图2TLC NAND flash状态分布图；
[0016]图3TLC NAND flash program order不例；
[0017]图4 TLC NAND flash写命令数据流；
[0018]图5 TLC NAND flash读命令数据流；
[0019]图6 TLC NAND flash读命令处理流程；
[0020]图7 TLC NAND flash P/E cycle及老化对状态分布影响。
【具体实施方式】
[0021]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0022]图1是NANDflash memory cell结构不意图；NAND flash memory cell分为源极Source，漏极Drain以及控制栅极Control Gate和浮栅极Floating Gate。当向浮栅极注入电荷时表示写入数值“O”，无电荷表示数值“I”，而对浮栅中电荷的释放就是对存储单元的擦除。
[0023]TLC (Tr1-Leve I Cell)是一种每个cel I表示3个bit数据的flash类型，也就是说，TLC的存储单元共有8种状态类型:“000”，“001”，“010”，“011”，“100”，“101”，“110” 和“111”。每个cell表示的数值为这8种状态类型中的一个。
[0024]对于TLC而言，NAND flash颗粒由多个块(Block)组成，且Block是擦除的最小单位，每个Block分为若干个WL(Word Line)，由一定数量的存储单元组成，每个WL上的存储单元分为3个sub-page，而每个cel I中表示数据的3个电子分别存储在这3个sub-page中。在对存储单元进行复写之前，必须对所在的Block进行擦除。
[0025]图2是TLC NAND flash状态分布图；Cell中注入电子的多少决定了当前cell所处的状态，也就是cell所表示的数据。TLC所能表示的8种状态类型，需要7个电压值进行区分，cell的电压处于相应的电压范围表示相应的状态即相应的数据，比如说当前cell电压值处于V2和V3之间，那么cell表示的数据就是“001”。
[0026]TLC相比于每个。611表示11^讀女据的51^:(5丨1^16-1^￥61 Cell)及每个cell表示2bit的MLC(Mult1-Level Cell)而言，随着所能表示状态数的增大，相邻状态间的差异也就必然会变得越小，且随着颗粒擦除写入次数(Program Erase Cycle,P/E Cycle)的增加及老化的影响，cell中的电子流失的速度也会加快，这就使得TLC颗粒更容易出现数据出错的情况，也就对TLC颗粒的纠错算法及出错后处理方法有更高的要求。
[0027]对T