专利名称：绕线型芯片线圈及其特性调整方法
技术领域：
本发明涉及绕线型芯片线圈，特别是涉及在高频电路中使用的小型绕线型芯片线圈及其特性调整方法。
图12是现有的绕线型芯片线圈的外观透视图。
在图12中，100是芯片线圈，1是线芯部，11是轭部，2是导电性导线，21是导电性导线端部，3是端子电极，4是包覆树脂。
芯片线圈100通过在由磁性体构成的线芯1上卷绕一条导电性导线2，在设于线芯1的轭部11上的端子电极3上分别固定其两端21而形成。
但是，在现有的绕线型芯片线圈中，存在以下所示的应当解决的课题。
在最近的高频电路中，电路元件和传输线路间的匹配非常困难，具有微小电感值(10nH以下)的线圈的种类必须是丰富的。
但是，在现有的绕线型芯片线圈的构造中，只能通过绕线圈数为一圈、两圈这样的整数卷绕连接在电极上，只能取得与此相对应的电感值。
在此，表示了1005尺寸(底面尺寸为1.0mm×0.5mm)的绕线型芯片线圈的电感值的例子。图11表示该现有的绕线型芯片线圈能够得到的电感值的例子。(在该图中，也合并表示了本发明的实施方式中说明的绕线型芯片线圈的电感值的例子)例如，当在1005尺寸上卷绕直径50μm的一条导电性导线时，只能得到一圈的1.5nH、两圈的2.7nH这样跳跃的值。因此，不能得到E12系列的不足1.5nH的电感值或1.8nH和2.2nH这样的电感值，另外，不能得到E24系列的不足1.5nH的电感值或1.6、1.8、2.0、2.2、2.4nH这样的电感值。
而且，例如，在1608尺寸(底面尺寸为1.6mm×0.8mm)的绕线型芯片线圈中，卷绕直径80μm的导电性导线的情况下，也只能得到一圈的2.2nH、两圈的2.7nH这样跳跃的值。
因此，在这样的构成中，只要使用相同的导电性导线，例如，在上述例子中，不能取得不足2.2nH的电感值或2.2nH与2.7nH之间的电感值。
本发明通过至少两条导电性导线构成绕线型芯片线圈。由此，其特征在于，得到与一条导电性导线的情况不同的电感值。
另外，本发明在线芯部上单层整列卷绕多个导线构成绕线型芯片线圈。由此，以简单的构造构成绕线型芯片线圈。
另外，本发明把拧成一条的多个导线卷绕在线芯部上，构成绕线型芯片线圈。由此，进一步得到不同的电感值。
另外，本发明通过把多条导线分散卷绕在上述线芯部上，构成绕线型芯片线圈。由此，能够得到与导电性导线为一条的情况不同并且与单层整列绕制的情况也不同的电感值。
另外，本发明在进行于线芯部的两端部上设有形成端子电极的轭部，在线芯部上卷绕多条导电性导线，在端子电极表面上固定导电性导线的两端的绕线型芯片线圈的特性调整时，在线芯部限定相邻的导线相互的间隔，来调整端子电极间的电感。
图2是该绕线型芯片线圈的仰视图。
图3是表示电极涂敷工序的图。
图4是表示把导电性导线卷绕在线芯上的工序的图。
图5是表示施加包覆树脂的工序的图。
图6是第二实施方式的绕线型芯片线圈的外观透视图。
图7是表示该绕线型芯片线圈的导线间隔与电感值的关系的图。
图8是第三实施方式的绕线型芯片线圈的外观透视图。
图9是表示该绕线型芯片线圈的导线间隔与电感值的关系的图。
图10是表示第四实施方式的将导电性导线卷绕到线芯上的工序的图。
图11是表示各种绕线型芯片线圈能够得到的电感值的例子的图。
图12是现有的绕线型芯片线圈的外观透视图。
其中，1-线芯，11-轭部，12-线芯部，2、2a、2b-导电性导线，21、21a、21b-导电性导线端部，3-端子电极，4-包覆树脂，51-支架，53-导电膏，54、71-平板，61-线芯部用的卡盘，62-绕线用喷嘴，100-芯片线圈。
图1是绕线型芯片线圈的外观透视图，图2是其仰视图。在图1、图2中，1是在其两端部分别形成轭部11而成的线芯部，2a、2b是绕制在线芯1上的导电性导线，21a、21b是导电性导线端部，3是设在上述轭部11的端部上的端子电极，4是在导电性导线2a、2b所绕制的线芯1的一个主面上形成的包覆树脂，100是芯片线圈。
下面参照图3～图5对该芯片线圈100的形成方法进行说明。
图3是表示端子电极3的涂敷工序的图，(a)是涂敷前的图，(b)是涂敷后的图。
在图3中，51是保持线芯1的支架，53是包含例如Ag的导电膏，54是平板。
图4是表示把导电性导线2a、2b绕制到线芯1上的工序的图。在图4中，61是用于保持线芯1的一个端部并且以预定方向旋转的卡盘，62是绕线用喷嘴。
图5是表示由支架51保持绕制了导电性导线的线芯1并且在其一个主面上施加包覆树脂4的工序的图，(a)是涂敷前的图，(b)是涂敷后的图，(c)是UV光照射状态的图。
在图5中，71是平板。
由氧化铝等比导磁率1的材料构成的线芯1由卷绕导电性导线2a、2b的部分和其两端的轭部11组成，通过冲压成型等形成外形。
在线芯1的轭部11的顶端部上，通过浸泡法或者印刷法设置导电膏，形成端子电极3。在此，端子电极3的膜厚在干燥·烧结后为10～30μm左右。
例如，当以浸泡法形成电极时，如图3所示，线芯1通过支架51把其另一个主面侧，即轭部11的顶端部保持在下方。另一方面，在平板54上，导电膏53以比轭部11的突出高度薄的厚度(例如0.5～1.0mm程度)进行设置。在此状态下，使支架51向下方移动，浸渍到导电膏53中，直到线芯1的轭部11与平板54接触为止。由此，在轭部11的底面和相邻的四个侧面上涂敷了导电膏。然后，通过提起·干燥·烧结形成端子电极3。
接着，如图4所示，把在轭部11上形成了端子电极3的线芯1的一个端部固定在卡盘61上，把从绕线用喷嘴62抽出的平行的两条导电性导线2a、2b各自的端部21a、21b同时固定到一个端子电极上。在导电性导线2a、2b上施加绝缘性被膜，但是，该绝缘性被膜也可以通过例如固定时的加热而从固定部附近除去。
而且，可以以图4所示的纺锭方式把这两条导电性导线2a、2b绕制到线芯1上。即，使线芯1旋转，把从固定的绕线用喷嘴62抽出的导电性导线卷绕在线芯部上。此时，卡盘61以线芯1的长度方向作为转轴进行旋转，同时，在长度方向上稍稍移动。由此，把从固定位置的绕线用喷嘴62抽出的两条导电性导线2a、2b平行整列地以预定圈数绕制到线芯1上。
接着，与上述相同，把绕制了预定圈数的两条导电性导线2a、2b同时固定到另一个端子电极上，并切下。在此，导电性导线2a、2b通过在直径20～120μm范围中从线芯1的大小、取得的电感值所算出的匝数等适当决定进行使用。而且，导电性导线2a、2b可以是不同的线径，作为其材料，可以使用例如由Cu构成的磁体导线或者Cu合金线。而且，作为绝缘性被膜，可以使用聚氨酯类或者聚酯类材料。
卷绕了这样构成的导电性导线2a、2b的线芯1在此状态下具有作为芯片线圈的作用，但是，为了保护导电性导线或者为了作为线圈的处理性的便利，在一个主面侧设置包覆树脂。
如图5所示，芯片线圈100通过端子电极底面使芯片线圈100的顶面在下方而保持在支架51上(图5(a))。另一方面，在平板71上以预定深度设置作为包覆树脂的例如UV固化树脂膏4，把芯片线圈100浸渍到距顶面预定的深度中后提升(图5(b))。然后，从涂敷树脂膏4的方向向涂敷了树脂膏4的芯片线圈照射UV，使树脂固化。包覆树脂的厚度可以设定为高于向轭部11的顶面方向突出的高度，例如，如果突出的高度为0.1mm，包覆厚度可以为0.15～0.3mm的程度。而且，包覆树脂可以涂敷在除电极3之外的整个表面上。
这样，通过平行地单层整列卷绕两条导电性导线，与一条的情况相比，不仅电流容量增加，而且磁路长度变长，因此，电感值降低。
图11的「实施例1」表示在1005尺寸的线芯上分别单层整列卷绕两条直径50μm的导电性导线时的电感值。与把一条导电性导线绕一圈时的1.5nH、绕两圈时的2.7nH的「现有例」相对，把两条导电性导线绕一圈时能够降低到1.2nH，当绕两圈时能够降低到2.4nH。
另外，如上述那样，在1608尺寸的线芯上用一条直径80μm的导电性导线绕一圈时的电感值为2.2nH，通过使该导电性导线为两条，电感值能够降低到1.8nH。通过增加平行的导电性导线的条数，能够使该电感值进一步降低。这样，通过多样地设定平行的导电性导线数和匝数，能够不改变外形尺寸而容易地构成具有现有技术中不能获得的电感值的芯片线圈。
另外，通过平行地卷绕两条导电性导线，能够降低作为线圈的电阻值，构成高Q值的线圈。这样，能够大幅度改善匹配电路中的损失。
另外，在把两条导电性导线拧成一条的情况下，电感值的降低率减少，与一条单体的导电性导线的情况相比，能够降低电感值。由此，能够进一步取得多种电感值。
下面参照图6和图7说明第二实施方式的绕线型芯片线圈的构成。
图6是绕线型芯片线圈的外观透视图。在图1所示的例子中，把端子电极3的形成面作为上表面进行表示，但是，该图6使端子电极3的形成面向下进行表示。在图6中，1是线芯，11是其两端部的轭部，12是线芯部，2a、2b是卷绕在线芯部12上的导电性导线。该两条导电性导线2a、2b的端部与第一实施方式的情况相同，连接在端子电极3上。另外，4是形成在导电性导线2a、2b所绕制的线芯1的一个主面上的包覆树脂。
该第二实施方式的绕线型芯片线圈，在线芯1的线芯部12上分散并且以相等的间隔绕制导电性导线2a、2b。图11所示的「实施例2」表示在1005尺寸的线芯上分别分散并且等间隔地绕制直径50μm的两条导电性导线时的电感值。把该两条导线绕一圈时，能够得到1.1～1.3nH。绕两圈时，能够得到1.8～2.4nH。
这样，在两圈的单层整列绕制的情况下，具有2.4nH，但是，通过展宽这两条导电性导线的间隔，能够使得到的电感值降低到1.8nH。另外，在一圈的整列绕制的情况下，具有1.2nH，但是，通过展宽这两条导电性导线的间隔，能够使得到的电感值降低到1.1nH。这样，在相同尺寸下得到了以前不能得到的E12系列和E24系列的低电感值的绕线型芯片线圈。
图7表示把直径50μm的导电性导线绕两圈时其各导电性导线的间隔与电感值的关系。该各导电性导线的间隔为50μm时，电感值为约2.2nH，间隔为70μm时，电感值为2.0nH，间隔为120μm时，电感值为1.8nH，能够获得E12系列和E24系列。
下面参照图8和图9说明第三实施方式的绕线型芯片线圈。
图8是绕线型芯片线圈的外观透视图。在图8中，1是线芯，11是其两端部的轭部，12是线芯部，2a、2b是卷绕在线芯部12上的导电性导线。该两条导电性导线2a、2b的端部与第一实施方式的情况相同，连接在端子电极3上。另外，4是形成在导电性导线2a、2b所绕制的线芯1的一个主面上的包覆树脂。
与第二实施方式所示的绕线型芯片线圈不同，单层整列绕制两条导电性导线2a、2b的同时，在线芯部12中，通过限定绕一圈不同而与相邻的两条导电性导线的间隔，从而能够限定要得到的电感值。图11所示的「实施例3」表示在1005尺寸的线芯上分别绕制直径50μm的两条导电性导线时的电感值。把该两条导线绕两圈时，能够得到2.0～2.4nH。
图9表示把直径50μm的导电性导线绕两圈时该两条导电性导线的间隔与电感值的关系。该两条导电性导线绕一圈不同而相邻的间隔为70m时，电感值为约2.2nH，间隔为330μm时，电感值为约2.0nH。
下面作为第四实施方式，根据图10说明用于得到所希望的电感值的绕线型芯片线圈的特性调整方法。
图10(A)表示在线芯1上绕制导电性导线2a、2b的工序。(B)、(C)对绕线用喷嘴62进行表示。
在(B)的例子中，为了规定两条导电性导线2a、2b的间隔，而规定设在绕线用喷嘴62上的导电性导线通过的两个孔的间隔x。即，准备几个该x不同的绕线用喷嘴62，通过对其进行更换，从而使用同一线芯11得到所希望的电感值。
另外，在(C)的例子中，为了使用相同的绕线用喷嘴62来改变两条导电性导线2a、2b的间隔，如图10(C)所示，在使该绕线用喷嘴62以其纵向的中心轴为旋转中心仅转动预定角度的状态下，拉出导电性导线2a、2b。通过该绕线用喷嘴62的转动角度，在卷绕到线芯1上的状态下，把两条导电性导线2a、2b的间隔限定在变窄的方向上。由此，不必更换绕线用喷嘴62，就能得到所希望的电感值。由此，制造出第二实施方式所示构造的绕线型芯片线圈。
另外，卡盘61在使线芯1转动的同时，使绕线用喷嘴62在图中箭头的方向上直线移动，但是，通过控制其移动速度，把两个导电性导线2a、2b的预定绕制位置以及与其相邻的下一个绕制位置的间隔限定为预定量。由此，制造出第三实施方式所示构造的绕线型芯片线圈。但是，由于两个端子电极的间隔一定，则使绕线用喷嘴62的移动速度模型在从线圈首部到线圈尾部之间进行变化。由此，使导电性导线2a、2b的两端位置一定，把相邻的导电性导线间的间隔限定为预定量。
根据本发明，通过至少用两条来构成导电性导线，能够以统一的形状构成具有比现有技术更细致分化的电感值种类的绕线型芯片线圈。而且，提高了元件的Q值，能够大幅度降低直流电阻，因此，能够大幅度改善匹配电路中的损失。
另外，根据本发明，通过把多个导电性导线单层整列绕制在线芯部上，能够以统一的形状用简单的构造容易地构成具有比现有技术更细致分化的电感值种类的绕线型芯片线圈。
另外，根据本发明，通过把拧成一条的多个导电性导线(绞线)绕制在线芯部上，能够构成具有更多种电感值的绕线型芯片线圈。
另外，根据本发明，通过把多条导线分散绕制在线芯部上，能够在导电性导线为一条的情况下、单层整列绕制的情况下、绞线的情况下得到均不相同的电感值。
权利要求
1.一种绕线型芯片线圈，在线芯部的两端部上设有形成端子电极的轭部，在上述线芯部上卷绕导电性导线，在上述端子电极表面上固定上述导电性导线的两端，其特征在于，上述导电性导线由多条构成。
2.根据权利要求1所述的绕线型芯片线圈，其特征在于，上述多条导线单层整列卷绕在上述线芯部上。
3.根据权利要求1所述的绕线型芯片线圈，其特征在于，上述多条导线被拧成一条，该拧成的导线卷绕在上述线芯部上。
4.根据权利要求1所述的绕线型芯片线圈，其特征在于，上述多条导线分散卷绕在上述线芯部上。
5.一种绕线型芯片线圈的特性调整方法，该绕线型芯片线圈在线芯部的两端部上设有形成端子电极的轭部，在上述线芯部上卷绕多条导电性导线，在上述端子电极表面上固定上述导电性导线的两端，其特征在于，在所述线芯部限定相邻的导线相互的间隔，从而调整上述端子电极间的电感。
全文摘要
本发明提供一种能够获得的电感值为多种并具有统一的外形尺寸的绕线型芯片线圈。芯片线圈100通过把两条导电性导线2单层整列绕制在由磁性体构成的线芯1上，将其两端21分别固定在设置于线芯1的轭部11上的端子电极3上而形成。由此，不仅电流容量增加，而且，由于磁路长度变长，因而电感值降低。这样，通过把平行的导电性导线的条数、导电性导线的直径、匝数作为参数，能够容易地得到多个电感值。
文档编号H01F27/29GK1405803SQ0212852
公开日2003年3月26日 申请日期2002年8月9日 优先权日2001年8月9日
发明者平井真哉, 问井孝臣, 津花克彦, 安泽裕之 申请人:株式会社村田制作所