专利名称：形成双镶嵌结构的方法
技术领域：
本发明是有关于一种半导体积体电路的制造方法，特别是有关于一种形成双镶嵌结构的方法，以防止光阻毒化。
为了降低电阻值及寄生电容效应，金属导线是采用低电阻值的材料，例如铜，且金属导线之间的绝缘层是采用低介电常数(low k)材料。
近年来，发展出使用低介电常数的介电层及低电阻值的金属材料的双镶嵌制程，以在积体电路装置中制作高可靠度和低成本的内连线。为了进一步说明本发明的背景技术，以下配合
图1-图4说明传统技术形成双镶嵌结构的方法。
首先，参阅图1所示，提供一基底100，例如一半导体基底，接着，在基底100上依序形成一封盖层102及一低介电常数材料层104，然后，在低介电常数材料层104上形成一具有多数沟槽开口106a的罩幕层106。
接下来，参阅图2所示，在罩幕层106上涂覆一层光阻层108，并填满沟槽开口106a。接着，对光阻层108实施一微影步骤，以在罩幕层106及介电层104上形成具有多数介层洞(via)开口108a的光阻图案层108。其中，介层洞开口108a的位置是对应于下方罩幕层106的沟槽开口106a。然而，此处由于介电层104中的氨(amino)而造成光阻毒化，使得光阻图案层108的侧壁轮廓(Profile)不佳。
接下来，参阅图3所示，利用光阻图案层108作为罩幕，对介电层104实施一非等向性蚀刻，而将介层洞图案转移至介电层104的上半部。
最后，参阅图4所示，剥除光阻图案层108。接着，利用具有沟槽开口106a的罩幕层106来蚀刻介电层104，且利用封盖层102作为蚀刻终止层，而将沟槽图案转移至介电层104的上半部。同时，也将介电层104上半部介层洞图案转移至介电层104的下半部。形成于介电层104中的沟槽104b及介层洞104a是构成双镶嵌结构。之后，将位于介层洞104a下方的封盖层102去除，以露出基底100表面。其主要缺陷在于由于受到上述光阻毒化的影响，双镶嵌结构中的介层洞轮廓不佳，而降低积体电路装置的可靠度。
本发明的另一目的是提供一种形成双镶嵌结构的方法，通过形成一作为抗反射层(anti-reflective layer，ARL)的上盖层，达到改善双镶嵌结构的轮廓的目的。
本发明的目的是这样实现的一种形成双镶嵌结构的方法，其特征是它至少包括下列步骤(1)提供基底，该基底上具有介电层；(2)在该介电层上形成上盖层(3)在该上盖层上方形成具有至少一沟槽图案的罩幕层；(4)在该罩幕层及该上盖层上形成具有至少一介层洞图案的光阻层，且该介层洞图案的位置是对应于该沟槽图案；(5)将该介层洞图案转移至该上盖层及该介电层的上半部；(6)去除该光阻层；
(7)将该沟槽图案转移至该上盖层及该介电层的上半部，且同时将该介层洞图案转移至该介电层的下半部；(8)在该介电层的沟槽及介层洞中填入导电层。
该基底包含有金属导线，该金属导线位于该介身层的该介层洞的下方。该基底的金属导线上覆盖有封盖层。该罩幕层包含有抗反射层。
本发明的方法还包括如下步骤去除该罩幕层及该上盖层，以露出该具有沟槽及介层洞的介电层表面；及在该介电层上及其沟槽与介层洞表面顺应性形成金属阻障层。
该金属阻障层是选自钛、钽、氮化钛或氮化钽的任一种。该介电层是低介电常数材料层。该上盖层是选自未掺杂硅玻璃、碳化硅或氟化硅的任一种。该上盖层是通过化学气相沉积法形成，且使用硅烷或四乙基硅酸盐作为反应气体。
下面结合较佳实施例配合附图详细说明。
首先，参阅图5所示，提供一基底200，例如一半导体基底，基底200中具有多数金属导线201，例如铜导线。接着，在基底200上形成一封盖层202。之后，在封盖层202上沉积一作为金属层间介电层(intermetal dielectric，IMD)的介电层204。此处，封盖层202是用以防止金属导线201接触空气而造成氧化，以及防止金属导线201中的原子/离子扩散进入介电层204，而造成漏电流或不良的电性接触。在本实施例中，封盖层202所使用的材质最好是氮化硅(SiN)或碳化硅(SiC)。另外，介电层204所使用的材质最好是低介电常数材料，例如BD、Coral、Aurora或GreenDot。之后，在介电层204上依序形成一上盖层206、一罩幕层208及一光阻层212。在本实施例中，上盖层206所使用的材质可以是未掺杂的硅玻璃(undoped silicate glass，USG)、碳化硅或气化硅(SiF)，且其厚度在300f1J00埃的范围。此上盖层204可通过化学气相沉积(chemical vapor deposition，CVD)法形成，其中是利用硅烷(SiH4)或四乙基硅酸盐(tetraethyl orthosillcate，TEOS)作为反应气体。再者，罩幕层208是在双镶嵌制程中用以定义沟槽图案，其较佳的材质为氮化硅，且厚度在800-1200埃的范围。另外，可选择性地在罩幕层208上形成一厚度在200-400埃的范围的抗反射层(anti-reflectivel ayer，ARL)210，其较佳的材质为氮氧化硅(SiON)。
接下来，参阅图6所示，对光阻层212实施一微影步骤，以在光阻层212中形成多数沟槽开口212a。随后，以图案化的光阻层212作为罩幕，非等向性蚀刻抗反射层210及其下方的罩幕层208，至露出作为蚀刻终止层的上盖层206。如此一来，便将沟槽开口图案转移至罩幕层208。
接下来，参阅图7所示，利用传统的光阻剥除法去除光阻层212，例如氧电浆灰化法。之后，在抗反射层210上涂覆另一光阻层214并填满沟槽开口212a。接下来，同样对光阻层214实施一微影步骤，以在抗反射层210及上盖层206上形成具有多数介层洞(via)开口214a的光阻图案层214。其中，介层洞开口214a的位置是对应于下方抗反射层210及罩幕层208的沟槽开口212a。
接下来，参阅图8所示，以图案化的光阻层214作为罩慕，非等向性蚀刻介层洞开口124a下方的上盖层206及介电层204，以将介层洞图案转移至上盖层206及介电层204的上半部。在本实施例中，由于上盖层206是形成于罩幕层208与介电层204之间，光阻层214无法直接与介电层204接触，因此可防止光阻发生毒化现象。再者，由于本发明的上盖层206亦可作为一抗反射层，因此可进一步避免驻波效应及反射刻痕等问题产生。
接下来，参阅图9所示，同样利用传统氧电浆灰化法的光阻剥除法，去除光阻层214。此处，上盖层206可保护介电层204免遭受氧电浆攻击而损害。之后，利用上方覆盖有一抗反射层210的具有沟槽图案的罩幕层208及作为蚀刻终止层的封盖层202，对上盖层206及其下方的介电层204进行蚀刻，以将沟槽图案转移至上盖层206及其下方的介电层204的上半部。同时，原先介电层204上半部的介层洞图案亦转移至介电层204的下半部。这些形成于介电层204中的沟槽204b及介层洞204a是构成双镶嵌结构。接着，去除位于介层洞204a下方的封盖层202，以露出介层洞204a下方的金属导线201。
最后，参阅图10所示，依序去除抗反射层210、罩幕层208及上盖层206，以露出具有沟槽204b及介层洞204a的介电层204表面。接着，在介电层204上及其沟槽204b及介层洞204a侧壁顺应性形成一金属阻障层215。此处，金属阻障层215的材质最好是选自钛(Ti)、钽(Ta)、氮化钛(TiN)及氮化钽(TaN)的任一种。同样地，金属阻障层215是用以防止金属(未绘示)中的原子/离子在后续实施金属化制程后，扩散至介电层204，而造成不良的电性接触或漏电流。之后，在介电层204上沉积一导电层216，例如铜金属层，并填满其沟槽204b及介层洞204a，与金属导线201电性接触。接着，通过化学机械研磨法(chemicamechanical polishing，CMP)来研磨介电层204上方多余的导电层216及金属阻障层215，以在介电层204的沟槽204b及介层洞204a中形成内连线。
本发明的主要优点是相较于传统形成双镶嵌结构的方法，本发明是通过形成一额外的上盖层206来避免介电层204与光阻层214相互接触。因此，可防止光阻毒化的问题产生，进而改善双镶嵌结构的轮廓。亦即，可有效提升积体电路装置的可靠度。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此项技艺者，在不脱离本发明的精神和范围内，所作更动与润饰，都属于本发明的保护范围之内。
权利要求
1.一种形成双镶嵌结构的方法，其特征是它至少包括下列步骤(1)提供基底，该基底上具有介电层；(2)在该介电层上形成上盖层(3)在该上盖层上方形成具有至少一沟槽图案的罩幕层；(4)在该罩幕层及该上盖层上形成具有至少一介层洞图案的光阻层，且该介层洞图案的位置是对应于该沟槽图案；(5)将该介层洞图案转移至该上盖层及该介电层的上半部；(6)去除该光阻层；(7)将该沟槽图案转移至该上盖层及该介电层的上半部，且同时将该介层洞图案转移至该介电层的下半部；(8)在该介电层的沟槽及介层洞中填入导电层。
2.根据权利要求1所述的形成双镶嵌结构的方法，其特征是该基底包含有金属导线，该金属导线位于该介身层的该介层洞的下方。
3.根据权利要求2所述的形成双镶嵌结构的方法，其特征是该基底的金属导线上覆盖有封盖层。
4.根据权利要求1所述的形成双镶嵌结构的方法，其特征是该罩幕层包含有抗反射层。
5.根据权利要求1所述的形成双镶嵌结构的方法，其特征是该方法还包括如下步骤去除该罩幕层及该上盖层，以露出该具有沟槽及介层洞的介电层表面；在该介电层上及其沟槽与介层洞表面顺应性形成金属阻障层。
6.根据权利要求5所述的形成双镶嵌结构的方法，其特征是该金属阻障层是选自钛、钽、氮化钛或氮化钽的任一种。
7.根据权利要求1所述的形成双镶嵌结构的方法，其特征是该介电层是低介电常数材料层。
8.根据权利要求1所述的形成双镶嵌结构的方法，其特征是该上盖层是选自未掺杂硅玻璃、碳化硅或氟化硅的任一种。
9.根据权利要求1所述的形成双镶嵌结构的方法，其特征是该上盖层是通过化学气相沉积法形成，且使用硅烷作为反应气体。
10.根据权利要求1所述的形成双镶嵌结构的方法，其特征是该上盖层是通过化学气相沉积法形成，且使用四乙基硅酸盐作为反应气体。
全文摘要
一种形成双镶嵌结构的方法。首先，提供其上具有一介电层的基底；接着，依序在介电层上形成上盖层及具有至少一沟槽图案的罩幕层；之后，在罩幕层及上盖层上形成具有至少一介层洞图案的光阻层，且介层洞图案的位置是对应于沟槽图案；接下来，将介层洞图案转移至上盖层及介电层的上半部，且接着去除光阻层；接下来，将沟槽图案转移至上盖层及介电层的上半部，且同时将介层洞图案转移至介电层的下半部；最后，在介电层的沟槽及介层洞中填入导电层。具有防止光阻毒化和改善双镶嵌结构的轮廓的功效。
文档编号H01L21/70GK1476074SQ0212869
公开日2004年2月18日 申请日期2002年8月12日 优先权日2002年8月12日
发明者李世达 申请人:矽统科技股份有限公司