专利名称：平面浮动栅的制造方法及含有它的非挥发性存储器元件的制作方法
技术领域：
本发明有关一种平面浮动栅的制造方法及构造，特别是关于具有宽且平坦的表面的浮动栅的非挥发性存储器元件的制造方法及构造。
(2)背景技术最近集成电路IC逐渐往小尺寸高密度的方向发展，垂直和平行平面两者的尺寸同时缩减。在改变元件尺寸的过程中制程控制窗口和元件性质多少都会受到影响，尤其是非挥发性存储器(Non-Volatile Memory，NVM)技术深受IC元件尺寸缩小的影响。例如，最普遍的为由两多晶硅层堆叠一起而形成的非挥发性存储器(NVM)元件。该习知非挥发性存储器(NVM)元件如图1(a)至1(c)所示，其中，图1(a)是沿着字元线(Word Line，WL)方向的非挥发性存储器(NVM)截面图；图1(b)是沿着位元线(Bit Line，BL，未图示)方向的非挥发性存储器(NVM)截面图；而图1(c)则为非挥发性存储器的上视图(其中，A-A’为字元线方向，B-B’为位元线方向)。由附图可知非挥发性存储器(NVM)元件主要包含控制栅(字元线)1、浮动栅2、中间层多介电质3、场氧化层4、穿隧氧化层5、N/P发射极/集电极6、N/P井7以及间隙壁8等。其中，浮动栅2用来储存电荷，控制栅1用来控制数据存取，中间层多介电质3用以隔离控制栅1与浮动栅2，而场氧化层4则用以隔离相邻的非挥发性存储器(NVM)元件。由于堆叠栅的特性，控制栅微影和蚀刻的制程控制窗口(Process Window)非常狭窄。但是，元件性能亦受元件尺寸缩小影响。
因而，进一步的非挥发性存储器(NVM)技术发展是在于扩宽制程控制窗口和减少由于元件缩小所导致的副作用。例如，浅沟槽隔离(Shallow TrenchIsolation，STI)用以代替硅局部氧化法(Local Oxidation On Silicon，LOCOS)以增进表面平坦性和减少隔离宽度。具有STI结构的非挥发性存储器(NVM)元件，其沿着WL方向的截面视图显示于第2图。由图可知，在此非挥发性存储器(NVM)元件中，其主要构造是介入浅沟槽隔离(STI)将中间层多介电质(IPD)形成较平坦表面。其制作方法如下(1)形成一氧化物层(SiO2，约30A厚)11，然后沉积一层氮化物层(Si3N4，约1000A厚)12于氧化物层11上(如图3(a)所示)；(2)微影和氮化物蚀刻显像氮化物11，氮化物残留区域为主动区15(ActiveArea，AA)，用来制作IC中的元件(如图3(b)所示)；(3)使用残余的Si3N4氮化物12图案作为遮罩以蚀刻掉SiO2层11且蚀刻Si基质13以形成沟渠14(约0.4μm)(如图3(c)所示)；(4)在沟渠14表面上形成氧化层(约20A)且沉积氧化层以填充沟渠14(如图3(d)所示)；(5)以氮化物层12为研磨阻绝层使用氧化物化学机械抛光(ChemicalMechanical Polish，CMP)研磨晶片表面氧化物(如图3(e)所示)；(6)蚀刻氧化层11至主动区的Si表面的高度，然后移除残留的氮化物图案和在硅表面上的氧化物，氧化物填充沟渠隔离被称为STI 16(浅沟渠隔离，ShallowTrench Isolation)(如图3(f)所示)；(7)于Si表面上形成氧化层，实施习知井形成和元件起始电压以及反穿透(anti-Punch Through，APT)离子植入，然后移除该氧化物层(第7至12步骤请参阅图3(g))；(8)形成穿隧氧化层17(Tunneling Oxide Layer)且沉积多晶硅层作为浮动栅(Floating Gate，FG)；(9)使用微影和蚀刻制程形成浮动栅18图案；(10)形成中间多介电质19(Inter-Poly Dielectric)层且沉积导电材料层于晶片表面上作为控制栅20(Control Gate，CG)，然后使用微影和蚀刻制程形成出控制栅图案；(11)以离子植入、回火和介电质(氧化物)间隙壁形成以形成习知略掺杂集电极(Lightly-Doped Drain，LDD)或发射极/集电极扩散；(12)以离子植入和回火形成习知源/集电极，最后，完成非挥发性存储器(NVM)元件。
由此种方法制造出来的非挥发性存储器(NVM)元件，虽使用STI，但因为控制栅仍须跨过每一个浮动栅，故在控制栅微影和蚀刻时需足够的制程控制窗口。但当元件尺寸缩小时，就很难得到足够大的窗口去微影和蚀刻控制栅。再加上浮动栅的锐角20(图2的虚线圆圈指示处)将会提升锐角附近的电场，将使电子于非挥发性存储器操作的程序/抹除之间射入控制栅，而且导致浮动栅的电荷损失以及引起未程序/抹除单元的干扰课题。因此必需发展一种改良的非挥发性存储器(NVM)元件制程和构造来克服这些缺点。
(3)发明内容本发明是使用多晶硅双镶嵌制程的一种新颖非挥发性存储器(NVM)元件的制法和构造。
本发明的主要目的是提供一种平面浮动栅的制造方法及构造，使浮动栅表面平坦性十分良好，可易于得到控制栅的微影和蚀刻两者的宽制程控制窗口。
本发明的另一目的是提供一种平面浮动栅的制造方法及构造，使在浮动栅上部中浮动栅延伸的额外耦合面积可增加控制栅与浮动栅间的电容耦合，亦即控制栅的电压可有效地耦合至浮动栅，因而促进所规划的非挥发性存储器(NVM)元件单元的程序/抹除操作。
本发明的这些目的和其他目的、特点和优点藉由以下配合附图的说明，将使熟习该项技术的人士更清晰明了。
(4)
图1(A)是习知非挥发性存储器(NVM)元件沿着字元线方向的截面图；图1(B)是习知非挥发性存储器(NVM)元件沿着位元线方向的截面图；图1(C)是习知非挥发性存储器(NVM)元件的上视图；图2是习知的具有STI结构的非挥发性存储器(NVM)元件单元沿着WL方向的截面视图；图3(A)至3(G)是习知的具有STI结构的非挥发性存储器(NVM)元件的制作步骤示意图4是本发明的一实施例的具有STI结构的非挥发性存储器(NVM)元件的制作步骤方块图；图5(A)至5(E)是本发明的一实施例的具有STI结构的非挥发性存储器(NVM)元件的制作步骤示意图；图6(A)是本发明的一实施例的非挥发性存储器(NVM)元件沿着字元线方向的截面图；图6(B)是本发明的一实施例的非挥发性存储器(NVM)元件沿着位元线方向的截面图；图6(C)是本发明的一实施例的非挥发性存储器(NVM)元件的上视图；(5)具体实施方式
请参阅图4，该图是显示本发明的一种平面浮动栅的制造方法，其步骤包含形成一氧化物层SiO2后铺上一层氮化物层Si3N4于氧化物层上。以微影和蚀刻方式制作显像氮化物图案，氮化物残留区域是主动区域AA用来制作IC中的元件。使用残余的Si3N4氮化物图案作为遮罩以蚀刻掉SiO2层且蚀刻Si基质以形成沟渠。在沟渠14表面上形成氧化层且沉积氧化层以填充沟渠。以氮化物层为研磨阻绝层使用氧化物化学机械抛光(Chemical MechanicalPolish，CMP)研磨晶片表面氧化物。蚀刻氧化层至主动区(AA)Si表面的高度。然后移除残留的氮化物图案和在硅表面上的氧化物。氧化物填充沟渠隔离被称为STI(浅沟渠隔离，Shallow Trench Isolation)。
使用上述的浅沟槽隔离(Shallow Trench Isolation，STI)方法形成STI402(步骤41)；而后形成元件的井401(步骤42)；将SiO2(氧化物)层403(Inter-Poly Oxide)沉积覆盖于晶片表面(步骤43)；打开浮动栅(FloatingGate，FG)区域404(包含FG延伸部)以及部分蚀刻IPO 403(步骤44)(如图5(A)所示)；以微影制程打开所有浮动栅区域405(FG上部延伸部除外)和所有主动区(Active Area，AA)，然后从这些区域移除IPO氧化物403(步骤45)(如图5(B)所示)；作成元件的启始电压调整(Threshold)和抗穿透(Anti-Penetration Through，APT)离子植入(步骤46)；形成穿隧氧化层406(Tunneling Oxide)(步骤47)(如图5(C)所示)；沉积多晶硅层407作为晶片上的浮动栅408(步骤48)(如图5(C)所示)；以氧化层403作为研磨停止层(Stop Layer)使用多晶硅CMP(化学机械抛光)研磨晶片(步骤49)(如图5(D)所示)；形成电介层IPD 409(内层多介电质)以隔离控制栅410和浮动栅408(步骤50)(如图5(E)所示)；沉积导电物质层作为晶片上的控制栅(410)(步骤51)(本步骤及以下步骤请参阅图5(E))；使用微影及蚀刻显像电导层以形成控制栅410且蚀刻去除所有不被控制栅410覆盖的多晶硅图案(步骤52)；使用离子植入、回火和介电间隙壁形成以形成LDD(略掺杂集电极)以及发射极/集电极(步骤53)。最后，完成规划的非挥发性存储器(NVM)元件构造(步骤54)。
图5(a)和5(b)所示，是为依照上述制造方法所产生的非挥发性存储器(NVM)元件构造，其中图5(B)是为图5(A)的侧视图。由图中可知浮动栅408大约形成「T」字形状，除了具有中间主体外，两边皆延伸有延伸部411，显见浮动栅408的上表面变宽。由此可知，经由本发明的方法所制造的非挥发性存储器(NVM)元件构造，其浮动栅408的上表面是经由多晶硅化学机械抛光(CMP)而形成，故该浮动栅408的表面平坦性极佳，如此可加宽微影和蚀刻两窗以供控制栅显像。除此之外，因为没有任何浮动栅的锐角(SharpCorner)出现在控制栅界面，故在界面未发生任何电场加强的浮动栅电泄露。再者，本发明非挥发性存储器(NVM)元件构造的T形浮动栅可提供良好的电容耦合，也因此提升本发明非挥发性存储器(NVM)元件构造的程序/抹除操作。
但以上所述仅为本发明的一较佳实施例而已，并非用来限定本发明实施的范围。故即凡依本发明申请专利范围所述的形状、构造、特征及精神所为的等效变化与替换，均应包括于本发明的申请专利范围内。
权利要求
1.一种平面浮动栅的制造方法，其特征在于，包括将多晶硅层间氧化物沉积覆盖于晶片表面；打开浮动栅延伸部除外的浮动栅区域以及部分蚀刻多晶硅层间氧化物；打开浮动栅上部延伸部除外的所有浮动栅区域和所有主动区。
2.如权利要求1所述的制造方法，其特征在于，是使浮动栅上部的耦合面积大于该浮动栅的底部面积。
3.如权利要求1所述所述的制造方法，其特征在于，所得的该浮动栅是成「T」字形状。
4.一种具平面浮动栅的非挥发性存储器元件的制造方法，其特征在于，包括下列步骤(1)使用浅渠沟隔离方法形成浅渠沟隔离；(2)形成元件的井；(3)将氧化层沉积覆盖于整个晶片表面；(4)打开包含浮动栅伸展部分的浮动栅区域以及部分蚀刻氧化层；(5)打开浮动栅伸展部分除外的所有浮动栅区域和所有主动区，然后从这些区域移除氧化层氧化物；(6)作成装置起始电压和抗穿透离子植入；(7)形成穿隧氧化层；(8)沉积多晶硅层作为晶片上的浮动栅；(9)以氧化层作为研磨停止层使用多晶硅化学机械研磨研磨晶片；(10)形成电介层为内层多介电质以隔离控制栅和浮动栅；(11)沉积导电物质层作为晶片上的控制栅；(12)微影显像控制栅图案且蚀刻去除所有不被控制栅图案覆盖的多晶硅；以及(13)形成略掺杂集电极以及发射极/集电极。
5.如权利要求4所述所述的制造方法，其特征在于，所得的该浮动栅是成「T」字形状。
6.一种非挥发性存储器元件，其特征在于，具有如权利要求1所述、如权利要求2所述或如权利要求3所述制造方法所制造的平面浮动栅。
7.一种具平面浮动栅的非挥发性存储器元件，其特征在于，是由如权利要求4所述或如权利要求5所述制造方法所制得。
全文摘要
本发明有关一种平面浮动栅的制造方法，主要包括将多晶硅层间氧化物沉积覆盖于晶片表面；打开浮动栅区域(浮动栅延伸部除外)以及部分蚀刻多晶硅层间氧化物；打开所有浮动栅区域(浮动栅上部延伸部除外)和所有主动区。由该制造方法所得的浮动栅近似“T”形，可得平坦且宽的浮动栅表面以及与控制栅间的耦合面积。本发明又有关一种以该制造方法制得的具有平面浮动栅的非挥发性存储器元件构造。
文档编号H01L21/02GK1505104SQ02152649
公开日2004年6月16日 申请日期2002年11月28日 优先权日2002年11月28日
发明者张文岳 申请人:华邦电子股份有限公司