专利名称：对旋涂玻璃和有关自平坦化沉积生成填充图形的制作方法
技术领域：
本发明大致地涉及半导体器件的改进的填充图形，本发明更特别地涉及其几何形状简单、插在导电单元之间、有助于形成绝缘平坦化层的填充图形阵列。
在制造半导体器件的过程中，沉积许多层是关键步骤之一，其中通常，在半导体衬底上分布形成交替的导电材料图形和非导电材料图形。在典型的光刻法中，利用图形化原版(reticle)掩蔽半导体衬底和后续层上的抗蚀剂层的选择部分，通过许多步骤重复该过程以建立连接器的三维网络。然而，附加多个层导致分布凸出部分越来越不平坦，这些表面不平度可能损失光刻掩蔽处理的分辨率。
因此，从处理过程和质量控制的观点出发，强烈要求在建立的半导体器件上具有尽可能小的表面不平度。将表面不平度降低到最小的一种方式是，利用诸如旋涂玻璃(SOG，spin-on glass)方法或化学汽相沉积(CVD)方法的已知过程，平坦化具有一个或者多个绝缘层的每个外露表面。CVD方法中通常使用的一种材料是四乙基原硅酸盐(TEOS)。当利用这两种方法之一在广阔区域的非建立区上沉积层时，趋向于在分布(topographic)区附近产生楔形层厚度变化，其方式类似于因为液体的表面张力而在容器壁的附近形成新月形。为了实现要求的平坦化程度，在敞开区内普遍存在的这种保形(conformal)情况，正是衬底设计师要试图避免的。同样，当刚性直立结构之间的间隔宽度发生变化时，上述层填充技术在实现要求的平坦化方面并不十分有效，因为尺寸变化的间隔使数量不等的SOG或TEOS以不同速率流入它们之内。
还采用了其他方法改善绝缘层的平面性。一种众所周知的方法包括在分布导电单元(element)之间布置“伪”图形或填充图形，以降低绝缘层上保形倾斜的倾角。通过用其他方法中断自由填充区的广阔区域而存在这些填充图形，对于SOG或TEOS层，会再分割或产生更小的槽形或栅格形区域以进行填充。然而，附加特征图形增加了复杂性，因为必须包括附加步骤以确保其机械和电器兼容性。例如，由于许多填充图形是金属的(通常与导电单元步骤同时沉积)，所以它们可能是不希望的导电性或电容的根源。同样，构成填充图形的各图形之间的间隔的不均匀性妨碍了各层的均匀分布。相邻分布结构之间的较不均匀的间隔还不利于降低处理成本，其中这些考虑要求填充图形和由其构成的阵列要尽可能简单。沉积用户定制的、不均匀填充图形的成本严重影响制造成本，相反，如果包括非常长的直通路和高通流交叉点，则不适当处理填充图形之间的栅格或槽布局将导致间隔显示不均匀的平坦化层变形和后续的波浪形层沉积。因此，对于负责电路布局的人员，填充图形的大小和间隔是要考虑的非常重要的设计因素。
因此，需要其中填充图形在半导体器件的上表面上的整个区域内是基本均匀的平面，以提供廉价、小型、可靠结构的器件。
通过提供平面化半导体器件和系统，本发明满足了上述要求，该平面化半导体器件和系统采用有助于在半导体器件的上表面上形成平坦化外表的原版配置。利用传统半导体器件制造技术，可以形成根据本发明的器件实施例的各种层、区域以及结构。根据不同的应用选择这些特定技术，而且除了在此概括说明的制造步骤之外，这些特定技术不属于本发明内容。
根据本发明的一个方面，公开了一种用于制造半导体器件的方法，该方法包括提供大致平坦的半导体晶片衬底，由基本正交的第一和第二共面尺度(dimension)构成该大致平坦的半导体晶片衬底；确定导电引线材料的分布层，使得它至少包括与晶片衬底共面延伸的第一侧和第二侧；在衬底上，沉积导电引线材料的一层或者多层所述分布层；沉积多个与导电引线材料，或者另一种填充图形相邻的分布填充图形，使得分布结构之间确定的间隔的宽度与任何其他间隔的宽度基本相等；排列分布填充图形和导电引线材料的分布层，使得间隔的多个交叉确定的栅格含有的直线尺寸不比分布填充图形之任一的最长尺寸长，而且多个交叉之任一确定的交叉点不包括不中断直线尺寸。附加步骤包括在衬底上沉积平面化层，使得它填充栅格图形，而且横向包围导电引线材料的分布层和填充图形。
沉积平坦化层的步骤任选包括沉积旋涂玻璃层或TEOS层。此外，沉积绝缘层产生与导电引线材料的各层和填充图形的上表面基本共面的上表面。此外，附加步骤可以包括确定阵列，该阵列至少包括填充图形和分布层之一，使得任何填充图形的所有部分均不伸出到阵列边界之外。可以认为阵列含有以相当规则的几何图形重复的许多分布结构，使得它具有较均匀外表。实现规则几何图形的一种方式是利用填充图形的直边侧将阵列的周边基本围绕(bounded)。
根据本发明的另一个方面，公开了一种半导体。该半导体包括基本平坦衬底，该基本平坦衬底具有分别沉积在衬底上、由有效引线和伪填充(二者还被称为尖峰)确定的第一和第二分布图形或结构。在衬底上布置本身包括基本平坦栅格的重复阵列，该基本平坦栅格包括多个围绕第一和第二分布图形的互连槽，而且配置该重复阵列，使得伪填充、有效引线或者它们二者的组合将该阵列的周边基本围绕。此外，任何伪填充的所有部分均不在横向延伸到周边的外部。在栅格内，每个槽的最长直线尺寸不比任何伪填充的最长横向尺寸长；以及任何两个槽之间的交叉确定的交叉点不包括不中断直线尺寸。在变换例中，多个第一和第二分布结构沉积在平坦衬底上，其中第一分布结构是导电引线，而第二分布结构是填充/伪图形，它们二者均包括互相大致共面的上表面。此外，平坦化层沉积在基本平坦衬底上，使得它至少沉积在栅格槽内，而且它在横向围绕第一和第二分布结构。
半导体可以任选进一步包括沉积在槽上的、绝缘材料的基本平坦层，该基本平坦层具有选择的厚度，该选择的厚度可以使基本平坦层的上表面与尖峰的上表面基本共面。此外，半导体器件进一步包括确定尖峰间间隔之任一的宽度，使得它与所有其他尖峰间间隔基本同样宽的横向尺寸。这样确保相邻尖峰之间具有较固定的间隔，无论尖峰是分布导电引线，还是分布伪图形。此外，半导体上的绝缘材料是基于氧化物的陶瓷。
在本发明的又一个方面中，公开了一种存储单元。除了先前实施例的半导体配置之外，该存储单元包括开关器件(例如晶体管)以及与所述开关器件进行电通信的电荷存储器件(例如电容器)。衬底确定第一和第二正交共面尺度。第一分布结构由与开关器件进行电通信的导电引线构成。第二分布结构包括与第一分布结构的上表面大致共面的上表面。栅格槽包括第一组互连的一系列间隔，沿第一正交共面尺度延伸；以及第二组互连的一系列间隔，沿第二正交共面尺度延伸。
每个互连的一系列间隔的宽度任选在0.25微米与0.5微米之间，第二分布结构确定沿第一和第二正交共面尺度延伸的第一和第二共面尺度。沿第一和第二共面尺度至少之一，至少一个填充图形可以与至少一个相邻填充图形重叠。此外，第二分布结构可以是各种几何图形之任一。此外，第一和第二分布结构可以由同一种材料构成。
在本发明的又一个方面中，公开了一种用于制造存储单元的原版。该原版包括表面，在该表面上形成多个引线切口和多个填充图形切口。各切口适于确定半导体表面上的分布尖峰，其中成型引线切口以进一步确定至少一个引线，而成型填充图形切口以确定多个互相分离的伪图形。填充图形切口插在引线切口之间，而且分别与每个引线切口分离开足以避免在利用原版在存储单元上形成的金属引线与金属填充图形之间产生电容通信的距离。将引线切口和填充图形切口以阵列方式布置在原版的表面上，使得直边将阵列的周边基本围绕；以及阵列内的任何填充图形切口的所有部分均不在横向延伸到周边的外部。栅格是建立了填充图形切口和引线切口之后剩余的一部分原版表面，它包括相邻切口之间互连的一系列间隔。确定一系列间隔之任一的宽度的横向距离基本等于栅格内一系列间隔的任何其他一个宽度，互连的一系列间隔的每一个之间的最长直线尺寸不比任何填充图形切口的最长尺寸长。此外，互连的一系列间隔中任何两个互连的一系列间隔之间的交叉确定的交叉点不包括不中断直线尺寸。
填充图形切口是各种几何形状中的任何一种几何形状。此外，至少一个填充图形切口进一步确定第一共面尺度和与第一共面尺度基本正交的第二共面尺度，使得沿第一或第二共面尺度至少之一，至少一个填充图形切口与至少一个相邻填充图形切口重叠。此外，确定互连的一系列间隔之任一的宽度的横向尺寸与所有其他系列间隔之间的横向尺寸基本相同。
在本发明的又一个方面中，公开了一种半导体制造系统。该半导体制造系统包括光致抗蚀剂涂布机构，用于将光致抗蚀剂沉积在半导体衬底上；电磁辐射源，用于照射至少一部分光致抗蚀剂；溶剂散布机构，用于清洗未曝光的光致抗蚀剂；蚀刻机构，用于选择性地去除至少一层绝缘涂层；以及原版，具有先前实施例的大致平坦主体类似的大致平坦主体。
在本发明的又一个方面中，公开了一种采用存储单元的主板组件。该主板包括大致平的板；多个互连装置，用于在主板与各种输入设备、输出设备以及存储设备之间实现电通信；以及微处理器的安装座、多个存储设备的安装座和多个控制器组的安装座，它们均被安装到大致平的板上。主板还包括至少一个安装在大致平的板上的半导体，其中是从由微处理器、存储设备以及控制器构成的组中选择的。该半导体与上述讨论的实施例中的半导体类似。
在本发明的又一个方面中，公开了一种采用存储单元的计算机系统。该计算机系统包括微处理器；至少一个输入设备，电耦接到微处理器；大容量存储单元，电耦接到微处理器；输出设备，电耦接到微处理器；以及至少一个存储设备，适于存储供微处理器使用的计算机程序，因此将它电耦接到微处理器。存储设备与上述讨论的实施例的存储设备类似。
在本发明的又一个方面中，公开了一种制造原版的方法，该方法包括步骤在原版主体上产生多个引线切口；产生多个插在多个引线切口之间的填充图形切口；以及形成包括互连的一系列间隔的栅格。原版的该结构与上述原版实施例的原版结构类似。
根据以下描述、附图以及所附权利要求，本发明的这些以及其他目的和优点将变得更加明显。
图1A是根据现有技术没有填充图形的半导体器件的立面图；图1B是根据现有技术具有填充图形的半导体器件的立面图；图2是根据现有技术的填充图形的俯视图；图3是根据现有技术的替换填充图形的俯视图；图4是根据现有技术的又一种填充图形的俯视图；图5A是根据本发明一个实施例的单填充图形的俯视图；图5B是根据本发明一个实施例在一个方向重叠的一对填充图形的俯视图；图5C是根据本发明的填充图形的简单重复阵列的俯视图；图5D是图5C所示实施例的扩展的俯视图；图6A是在其中间距小于图形的横向间隔的一切情况下，在水平方向、垂直方向以及水平-垂直面上延伸的填充图形的俯视图；图6B是在其中间距等于图形的横向间隔的一切情况下，在水平方向、垂直方向以及水平-垂直面上延伸的填充图形的俯视图；图6C是在其中间距大于图形的横向间隔的一切情况下，在水平方向、垂直方向以及水平-垂直面上延伸的填充图形的俯视图；图7A是具有图6A所示实施例的典型切口的原版的俯视图；图7B是在间距小于图形的横向间隔的情况下，图7A所示的、突出一个图形以及水平、垂直和平面延伸的图形的变换切口图形的俯视图；图7C是在间距小于图形的横向间隔的情况下，具有不同几何形状而且具有水平、垂直和平面延伸的图形的变换的变换切口图形的俯视图7D是图7C所示具有不同几何形状的变换图形的俯视图；图8是根据本发明的填充图形的立面图；图9是包括根据本发明实施例的半导体器件的主板的俯视图；以及图10是示出根据本发明实施例的计算机系统的各部分的方框图。
参考图1A和1B，现有技术半导体器件包括具有上表面2的衬底1，在上表面2上沉积导电引线5、6和7。通常，在各引线上涂布低介电绝缘层10，而保留外露衬底上表面2。然后，在绝缘层10的上面沉积平坦化层20，以消除导电引线5、6和7产生的表面起伏。利用众所周知方法，例如TEOS的SOG方法和CVD方法，沉积并扩散平坦化层20，但是它仍处于液态(但是它是粘性的)。尽管平坦化层20通常在填充引线之间的较紧密间隔30时有效，但是由SOG方法的自旋运动引起的外推力趋向于在诸如间隔40的大间隔之间形成半保形凹陷(trough)35。图1B特别示出的附加伪图形50(还被称为填充图形)有助于改善大多数凹陷问题，但是不均匀填充图形间隔可能形成宽剩余间隔60，仍留下不均匀分布的平坦化层65。在某些情况下，以这样的方式设置伪图形50，使得如果它们被设置得太近，则它们可能与导电引线5、6和7发生容性反应。这样可能中断通过引线的电信号。
现在，参考图2至4，它们示出现有技术填充图形的例子。在图2中，在重复阵列70内排列伪图形50。排列在阵列70内的重复、二维栅格图形80包括水平间隔(还被称为间隙)82、垂直间隔84以及交叉点(intersection)86，交叉点86包括垂直间隔交叉(crossing)和水平间隔交叉。请注意，交叉点需要不仅只与两个不同方向的间隔会合，而且交叉点必须以这样的方式实际交叉，使得它们均在交叉点之外的两侧延伸。严格地说，在本发明的上下文中，角部或T形结点不算交叉点。这些间隔以及间隔的交叉点提供通路，绝缘材料，无论它是SOG、TEOS或者有关化合物通过该通路流动以形成平坦化层。请注意，图2所示器件的交叉点86包括不中断直线尺寸(lineardimension)86A和86B。在本发明的上下文中，术语“不中断直线尺寸”指相邻交叉点之间不含有间断、断续或方向变化的间隔尺寸或间隙尺寸。换句话说，不中断直线尺寸描述通常以直线方式延伸，使得它与传统Cartesean布局90的一个坐标一致，而方向不发生变化的结构。与图2所示器件相反，图3和图4所示的交叉点示出的不中断直线尺寸，例如图3所示的垂直尺寸(dimension)186B以及图4所示的水平尺寸286A和垂直尺寸286B均不偏离要求的相邻交叉点之间的线性度。还应该注意，图2所示的水平间隔82和垂直间隔84的直线尺寸比伪图形50的最长尺寸50A的直线尺寸长，而在图3中，水平间隔182较长，但是最大垂直间隔184并非较长，其高度接近与伪图形150A的长度相同。本发明人已经发现，这两种填充图形特性、长直线间隔以及间隔的不中断直线交叉点均有助于沉积平坦化层的保形“凹陷”，因此需要消除它们或者将它们降低到最小。因此，虽然在图2-4所示的每个填充图形分别包括要求的填充特征图形，例如围绕几乎全部由伪图形50的直线边的准线(alignment)51-54确定的周边的直线边，使得伪图形50的各部分均不伸出到阵列周边(参考图2)之外，简单阵列(参考图2和3)、不长的直线间隔尺寸(参考图4)以及没有位于交叉点的不中断直线间隔交叉(参考图3和4)，但没有任何一个提供确保平坦绝缘层所需的所有特征图形。
现在，参考图5A-5D，一对填充图形350、351组合在一起形成合成填充图形355。在大致平坦平面上建立填充(或伪)图形和导电引线(未示出)形成三维分布结构，使得该结构的覆盖区(footprint)将二维图像投影到该衬底上。通常，填充图形是设计简单的几何图形，例如矩形，或组合了十字或字母“T”或“L”的各种形状。这样容易集成到沉积在半导体衬底上的导电引线(未示出)之间的填隙区，而且有助于降低制造成本，因为掩模或原版的切口(cutout)简单。此外，填充图形由诸如金属的导电材料构成。此外，与导电引线同时，而且作为与导电引线是同一个处理过程的一部分，将它们沉积到半导体衬底(未示出)上。现在，参考图5B，示出填充图形350、351的一少部分重复阵列370。阵列370的重复性使得以顺序几何图形的方式布置一个或者多个填充图形形状，从而使在填充图形之间形成较均匀间隔的过程尽可能简化。此外，阵列370确定周边375，使得填充图形350、351的凸出部分(projection)均不伸出到周边375建立的阵列370的边界之外。这样太容易降低制造成本了，因为更容易建立和产生重复阵列轮廓。最好，填充图形350的外部边缘的准线最好产生每个阵列370确定的直、均匀边界。
在阵列370内沉积栅格(grid)380，还被称为栅格槽(griddedvalley)，正如图5D特别示出的那样。与阵列370不同，栅格380不需要具有直周边375。相反，栅格380可以，而且要最好包括散布在填充图形350、351之间的间隔的锯齿状、弯曲通路以及导电引线(未示出)。间隔385在各侧与诸如填充图形350、351以及导电引线(未示出)的这些直立分布结构邻接，而在底部与例如半导体衬底388之下的层的基本平坦表面邻接。分布结构的间隔使得整个阵列370上的间隔385均匀，因此容易沉积平坦化层(例如图1A和1B中20图解表示的SOG或TEOS，或者任何有关陶瓷或类似绝缘体)并使平坦化层质量一致。与填充图形的侧壁和导电引线邻接的间隔385形成作为栅格的一部分的三维槽，通过该三维槽可以沉积平坦化层。这些槽限定填充图形350、351和导电引线的分布“尖峰”(peak)。最好将平坦化层沉积到可以确保平坦化层的上表面与填充图形350、351以及导电引线的上表面大致共面的厚度。作为一种用于观察分布填充图形、分布导电引线、尖峰、槽、间隔、间隙、栅格以及阵列之间相互关系的模拟方法，将阵列想象为从空中观看城区中闹市区的一些建筑群，其中分布结构(填充图形和导电引线)是三维建筑和摩天大楼，而间隔(或槽)是纵横交错的二维街道，它们将建筑和摩天大楼分开是有帮助的。可以将栅格(或栅格槽)看作阵列的各部分，该阵列具有各街道及其交叉点描绘的空中轮廓。
在栅格380内，排列间隔385和槽(valley)395(下面将结合图8详细说明)，使得不使沉积平坦化层在衬底的平面内各方向上加速太快，从而在上表面上产生上述凹陷。为此，假设允许的间隔和槽的直线尺寸的最大长度为最长填充图形的最长尺寸的最大长度。换句话说，在x方向或y方向的间隔或槽的最长连续直线延伸被限制为填充图形350、351中较长之一的最长x方向或y方向的突出。在沉积过程中，平坦化层采用的弯曲通路影响其速度加速过程，利用SOG技术尤其普遍出现这种现象。以相同的方式(而且以相同的目的)，确定许多间隔(槽)之间的交叉点的位置具有内建的偏移特征图形。因此，不是在它通过交叉点时使交叉间隔之一直通延伸，而是交错排列散布的填充图形350、351，这样在间隔的其他直线延伸中形成中断、间断和断续。衬底本身确定两个大致正交共面(in-plane)尺度(dimension)(x，y)，它与Cartesean坐标系390一致。因此，共面方向的任何突出均是仅在该平面上延伸的突出。
确定填充图形之间的间隔关系的一种方法是利用填充图形的间距P。间距P(如图5D所示)通常是填充图形阵列中同类填充图形点之间的距离。现在，结合图5A和5D参考图6A-6C，当间距P与填充图形的相应对准直线尺寸L的比值小于1时，存在负间隔，使得各填充图形重叠L与P之间的长度差；如图6B所示，当该比值等于1时，各填充图形对准，使得在相邻填充图形之间既不存在重叠，又不存在间隙；如图6C所示，当该比值大于1时，在相邻填充图形350、351之间形成间隙G。现在，参考图5B，所示的每个合成填充图形355的一部分沿坐标系390所示的水平(x)方向互相重叠，而图5C示出在水平方向和垂直方向均重叠。这种重叠(其中P小于L)使得合成填充图形355存在均匀横向间隔。术语“横向”表示与坐标系390内的两个主坐标轴(x，y)之一大致对准的方向。因此，对角方向和断续、间断通路均不构成横向尺寸(dimension)。同样，术语“大致”、“基本”以及有关衍生词指在理论上被期望显示精确对应或性能，但是实际上稍许不够精确的程度实现某事的元素或特征的安排。因此，例如，在本发明上下文中，当某事是“基本对准”或“大致平坦”时，其质量不需要是精确质量或绝对高质量，但是趋向于是精确质量或绝对高质量。通过正确研究填充图形横向尺寸以及它们之间的间隔，实现阵列370上的平坦化层(未示出)均匀分布(图5D最佳示出)。这样还可以实现栅格配置，因为需要考虑到对重要直线尺寸和横向尺寸以及交叉点尺寸的影响。
与图2-4分别示出的器件相反，图5A至5D所示的分布填充图形的排列包括需要支持平滑、水平平坦化层的上述所有特征，例如几何图形简单的特征，以容易制造的规则阵列重复；填充图形的所有部分均不伸出到阵列周边375之外；槽或间隔的最长直线尺寸不比任何一个较大填充图形350上的最长横向尺寸长；以及任何间隔之间的交叉点均不包括不中断直线尺寸。
如图7A所示，图7A示出具有主体510的原版500。主体510包括切口(cutout)550、551、552的阵列570布置在其上的表面520。配置这些切口，以使切口间距小于横向间隔。具有这种配置的原版产生的填充图形间隔与图6A所示填充图形间隔类似。通常，将原版(或掩模)设置在半导体衬底(未示出)与诸如光源(未示出)的电磁辐射源之间。切口550、551、552允许光通过原版500上的断开位置，从而照射涂布了光致抗蚀剂的衬底上的相应点，这样使该光致抗蚀剂硬化并保留在原位，同时，通常利用溶剂清除未曝光的光致抗蚀剂。在建立分布结构的之后阶段，可以再一次使用原版500，或者另一种具有不同切口配置的原版。典型栅格580是产生切口550、551和552之后剩余的原版主体510的一部分，它由第一组和第二组互连的一系列(series)间隔585构成，间隔585在表面520的x-y方向延伸。间隔585的横向宽度最好在0.25与0.5微米之间。如上所述，互连的一系列间隔585的最长直线尺寸不比任何填充图形切口550、551、552的最长尺寸大。现在，参考图7B，图7B分别示出图7A所示切口图形的变形以及构成合成切口555的各切口560、561和562和水平、垂直和平面延伸565、566和567。
现在，参考图7C和7D，图7C和7D示出变化的原版切口配置，其中切口图形571、572、573和574的几何形状构成合成切口图形570(如图7C所示)，而切口图形581、582、583、584、586、587构成合成切口图形588(参考图7D)，它们包括修改的矩形和有关形状。同样，构造图7C所示的水平、垂直和平面延伸576、577和578以及图7D所示的水平、垂直和平面延伸596、597和598。
现在，参考图8，示出填充图形350的均匀间隔和导电引线305、306和307的示意图示出如何产生均匀平坦化层320。相邻填充图形350与导电引线305、306、307之间的距离，或者它们的任意组合确定间隔385。此外，衬底392的上表面间的间隔385与直立侧壁350W、305W、306W和307W一起确定槽395。由于填充图形350与导电引线305、306和307之间具有基本均匀的间隔，所以在整个阵列，间隔385的横向尺寸应该基本相同。
现在，参考图9和10，图9和图10示出计算机主板600(参考图9)以及典型计算机系统700的布局的方框图。在图9中，主板600包括用于连接中央处理器、控制、输入、输出以及存储器的各种功能块的各种部件，例如，大致平的板610、微处理器的安装座620、扩展槽的安装座630、存储器的安装座640以及用于与其他部件建立信号链路的连接器。图10示出计算机系统的主要单元的基本连接。在此讨论的结构通常与微处理器710、存储器750有关，而且在某种程度上与其中可以包括芯片组(未示出)的控制器有关。
尽管在此讨论的实施例和系统涉及特定填充图形，但是在本发明范围内，它可以包括可以实现同样目的类似的简化、重复排列。因此，尽管参考本发明实施例详细说明了本发明，但是显然，在所附权利要求所述的本发明范围内，可以进行修改和变更。
权利要求
1.一种用于制造半导体晶片的方法，该方法包括提供大致平坦的半导体晶片衬底，使得由基本正交的第一和第二共面尺度确定所述衬底；确定导电引线材料的分布层，使得所述分布层投影到所述衬底上，以至少占据部分所述基本正交的第一和第二共面尺度；在所述衬底上，至少沉积一层导电引线材料的所述分布层；沉积多个与导电引线材料的所述分布层相邻，或者与另一个所述多个分布填充图形相邻的分布填充图形，使得它们之间确定的间隔的宽度与任何其他间隔的宽度基本相等；排列所述多个分布填充图形和导电引线材料的所述至少一个所述分布层，使得所述间隔的多个交叉确定的栅格含有的直线尺寸不比所述多个分布填充图形之任一的最长尺寸长，而且所述多个交叉之任一确定的交叉点不包括不中断直线尺寸；以及在所述衬底上沉积平面化层，使得它至少被布置在所述栅格内，而且横向包围所述至少一个导电引线材料的分布层和所述多个分布填充图形。
2.根据权利要求1所述的方法，其中沉积平坦化层的所述步骤包括沉积旋涂玻璃层。
3.根据权利要求1所述的方法，其中沉积平坦化层的所述步骤包括利用化学汽相沉积方法直接涂布TEOS。
4.根据权利要求1所述的方法，其中沉积所述平坦化层产生与导电引线材料的所述分布层和所述多个分布填充图形的上表面基本共面的所述层的上表面。
5.根据权利要求1所述的方法，该方法包括确定阵列的附加步骤，该阵列至少包括所述多个分布填充图形和分布层之一，使得任何所述多个分布层的所有部分均不伸出到所述阵列的边界之外。
6.根据权利要求5所述的方法，其中确定所述阵列的附加步骤包括确定大致具有直边缘的所述多个分布填充图形的所述阵列边界。
7.一种半导体器件，该半导体器件包括衬底；第一分布图形，沉积在所述衬底上；第二分布图形，沉积在所述衬底上，其中所述第一和第二分布图形分别确定有效引线和伪填充；阵列，位于所述衬底上，所述阵列包括多个围绕第一分布图形和第二分布图形的槽，配置所述阵列，使得所述多个伪填充、所述有效引线或者它们二者的组合将所述阵列的周边基本围绕；以及任何所述多个伪填充的所有部分均不横向延伸到所述周边的外部；栅格，沉积在所述阵列内，使得构成所述栅格的所述多个槽中的每个槽的最长直线尺寸不比任何所述伪填充的最长横向尺寸长；以及所述多个槽中的任何两个槽之间的交叉确定的交叉点均不包括不中断直线尺寸；以及绝缘材料的基本平坦层，沉积在所述多个槽上，所述平坦层的厚度足以使其上表面与所述第一和第二分布图形的上表面基本共面。
8.一种半导体器件，该半导体器件包括衬底，具有多个尖峰和槽，其中与多个分布伪图形分离的至少一个分布导线确定所述多个尖峰，而尖峰间的间隔确定所述多个槽；重复阵列，由至少一部分所述多个尖峰和槽确定，其中所述多个分布伪图形的直边，将所述阵列的周边基本围绕；以及所述阵列内的任何所述多个分布伪图形的所有部分均不横向延伸到所述阵列的所述周边的外部；基本平坦栅格，布置在所述阵列内，所述基本平坦栅格由沿在所述基本平坦的栅格内横向基本正交的方向延伸的所述尖峰间间隔构成，使得构成所述栅格的所述尖峰间间隔中的每个尖峰间间隔的最长直线尺寸不比任何所述伪图形的最长横向尺寸长；以及所述多个尖峰间间隔中的任何两个尖峰间间隔之间的交叉确定的交叉点不包括不中断直线尺寸；以及绝缘材料的基本平坦层，沉积在所述槽上，所述平坦层具有选择的厚度，该选择的厚度可以使其上表面与所述尖峰的上表面基本共面。
9.根据权利要求8所述的半导体器件，其中确定所述尖峰间间隔之任一的宽度的横向尺寸与所有其他所述尖峰间间隔的宽度基本相同。
10.根据权利要求9所述的半导体器件，其中所述绝缘材料是基于氧化物的陶瓷。
11.一种半导体器件，该半导体器件包括基本平坦的衬底；多个第一分布结构，包括沉积在所述基本平坦的衬底上的导电引线，所述多个第一分布结构包括上表面；多个第二分布结构，包括上表面位于其上的填充图形，所述多个第二分布图形的所述上表面与所述多个第一分布结构的所述上表面大致共面；至少一个几何形状简单的阵列，至少包括一部分所述多个第一和第二分布结构，使得所述多个第二分布结构的直边，将所述至少一个几何形状简单阵列的周边基本围绕；以及所述阵列内的所述多个所述第二分布结构的所有部分均不在横向延伸到所述周边的外部；栅格槽，布置在所述阵列内，所述栅格槽包括所述第一和第二分布结构中相邻的第一和第二分布结构之间互连的一系列间隔，使得所述互连的一系列间隔的每一个的宽度基本等于所述一系列间隔的每一个的最长直线尺寸不比任何所述第二分布结构的最长尺寸长；以及所述互连的一系列间隔中的任何两个互连的一系列间隔之间的交叉确定的交叉点不包括不中断直线尺寸；以及平坦化层，沉积在所述基本平坦衬底上，使得至少将它布置在所述栅格槽内，而且它在横向围绕所述多个第一和第二分布结构。
12.一种存储单元，该存储单元包括基本平坦的半导体衬底；开关器件，布置在所述半导体衬底上；电荷存储器件，与所述开关器件进行电通信；多个分布结构，该分布结构包括至少一个第一分布结构，包括沉积在所述半导体衬底上的导电引线，而且与所述开关器件进行电通信，所述至少一个第一分布结构包括上表面；以及多个第二分布结构，具有位于其上的上表面，所述第二分布结构的所述上表面与所述至少一个第一分布结构的所述上表面大致共面；至少一个几何形状简单的阵列，至少包括一部分所述多个第一和第二分布结构，使得所述多个第二分布结构的直边将所述至少一个几何形状简单阵列的周边基本围绕；以及所述阵列内的所述多个第二分布结构的所有部分均不横向延伸到所述周边的外部；栅格槽，布置在所述阵列内，而且包括相邻分布结构之间的互连的一系列的间隔，其中确定所述一系列间隔之任一的宽度的横向距离基本等于所述栅格槽内所述系列间隔之另一的宽度；所述一系列间隔的每一个的最长直线尺寸不比任何所述第二分布结构的最长尺寸长；以及所述互连的一系列间隔中的任何两个互连的一系列间隔之间的交叉确定的交叉点不包括不中断直线尺寸；以及平坦化层，沉积在所述衬底上，使得至少将它布置在所述栅格槽内，而且它在横向围绕所述多个分布结构。
13.根据权利要求12所述的存储单元，其中所述互连的一系列间隔的每一个所述宽度在0.25微米与0.5微米之间。
14.根据权利要求12所述的存储单元，其中所述多个第二分布结构的排列确定第一正交共面尺度和第二正交共面尺度。
15.根据权利要求14所述的存储单元，其中沿所述第一和第二共面尺度至少之一，至少一个所述填充图形与至少一个相邻填充图形重叠。
16.根据权利要求12所述的存储单元，其中所述平坦化层包括TEOS。
17.根据权利要求12所述的存储单元，其中所述平坦化层包括旋涂玻璃。
18.根据权利要求12所述的存储单元，其中所述填充图形是T形的。
19.根据权利要求18所述的存储单元，该存储单元进一步包括布置在所述T形填充图形之间的第二组所述填充图形。
20.根据权利要求19所述的存储单元，其中所述第二组所述填充图形是正方形的。
21.根据权利要求12所述的存储单元，其中所述填充图形由与所述导电引线相同的材料构成。
22.根据权利要求12所述的存储单元，其中第一组所述互连的一系列间隔沿第一正交共面尺度延伸，而所述第二组所述互连的一系列间隔沿第二正交共面尺度延伸。
23.一种存储单元，该存储单元包括衬底，具有多个尖峰和槽，其中与多个分布伪图形分离的至少一个分布导线确定所述尖峰，而在尖峰间形成的尖峰间间隔确定所述槽；开关器件，布置在所述半导体衬底上；电荷存储器件，与所述开关器件进行电通信；重复阵列，由至少一部分所述多个尖峰和槽确定，其中所述多个伪图形的直边将所述阵列的周边基本围绕；以及所述阵列内的任何所述多个所述伪图形的所有部分均不横向延伸到所述阵列的所述周边的外部；栅格，布置在所述阵列内，所述尖峰间间隔确定所述栅格，使得每个所述槽的最长直线尺寸不比任何所述伪图形的最长横向尺寸长；以及所述尖峰间间隔中的任何两个尖峰间间隔之间的交叉确定的交叉点不包括不中断直线尺寸；以及绝缘材料的基本平坦层，沉积在所述槽上，所述平坦层具有选择的厚度，该选择的厚度可以使所述基本平坦层的上表面与所述尖峰的上表面基本共面。
24.一种存储单元，该存储单元包括基本平坦的半导体衬底，确定第一和第二正交共面尺度；开关器件，布置在所述半导体衬底上；电荷存储器件，与所述开关器件进行电通信；多个第一分布结构，包括沉积在所述基本平坦的衬底上的导电引线，而且与所述开关器件进行电通信，所述分布结构包括上表面；多个第二分布结构，具有位于其上的上表面，所述多个第二分布结构包括的材料与所述多个第一分布结构的材料相同，并确定第一和第二共面尺度，而且沿所述第一和第二共面尺度至少之一，至少一个所述填充图形与至少一个相邻填充图形重叠，其中至少一部分所示第二分布结构是T形的，所述第二分布图形的所述上表面与所述多个第一分布结构的所述上表面大致共面；至少一个几何形状简单的阵列，包括至少一部分排列在所示半导体衬底上的所述多个第一和第二分布结构，使得所述多个第二分布结构的直边将所述至少一个几何形状简单阵列的周边基本围绕；以及所述阵列内的所述多个第二分布结构的所有部分均不在横向延伸到所述周边的外部；栅格槽，布置在所述阵列内，所述栅格槽包括沿所述第一正交共面尺度延伸的所述第一组互连的一系列间隔以及沿所述第二正交共面尺度延伸的所述第二组互连的一系列间隔，使得所述第一和第二分布结构中的两个相邻第一和第二分布结构之间间隔的所述第一组和第二组互连的一系列确定的任何一个所述互连的一系列间隔的宽度在0.25微米至0.5微米之间；所述互连的一系列间隔的每一个的最长直线尺寸不比任何所述第二分布结构的最长尺寸长；以及所述互连的一系列间隔中的任何两个互连的一系列间隔之间的交叉确定的交叉点不包括不中断直线尺寸；以及TEOS平坦化层，沉积在所述基本平坦衬底上，使得至少将它布置在所述栅格槽内，而且它在横向围绕所述多个第一和第二分布结构。
25.一种用于制造存储单元的原版，所述原版包括至少一个大致平坦表面；多个引线切口，位于所述表面上；以及多个填充图形切口，位于所述表面上，所述多个填充图形切口插在所述多个引线切口之间，而且分别与所述多个引线切口分离开足以避免在利用所述原版在存储单元上形成的金属引线与金属填充图形之间产生电容通信的距离，其中将所述多个引线切口和填充图形切口以阵列方式布置在所述原版的表面上，使得直边将所述阵列的周边基本围绕；以及所述阵列内的任何所述多个填充图形切口的所有部分均不在横向延伸到所述周边的外部；栅格，由至少一部分所述表面确定，所述栅格包括每个相邻的所述多个引线切口和填充图形切口之间的互连的一系列间隔，使得所述系列间隔之任一的宽度基本等于所述栅格内其他所述系列间隔的任何一个的宽度；所述互连的一系列间隔的每一个之间的最长直线尺寸不比任何所述多个填充图形切口的最长尺寸长；以及所述互连的一系列间隔中任何两个互连的一系列间隔之间的交叉确定的交叉点不包括不中断直线尺寸。
26.根据权利要求25所述的原版，其中至少一部分所述填充图形切口是T形的。
27.根据权利要求25所述的原版，其中所述多个填充图形切口中至少一个填充图形切口进一步确定第一共面尺度和与所述第一共面尺度基本正交的第二共面尺度，使得沿所述第一或第二共面尺度至少之一，所述多个填充图形切口中至少一个填充图形切口与至少一个相邻填充图形切口重叠。
28.根据权利要求25所述的原版，其中确定所述互连的一系列间隔之任一的宽度的横向尺寸与所有其他系列间隔之间的横向尺寸基本相同。
29.一种半导体制造系统，该半导体制造系统包括光致抗蚀剂涂布机构，用于将光致抗蚀剂沉积在半导体衬底上；电磁辐射源，用于照射至少一部分所述光致抗蚀剂；溶剂散布机构，用于清洗未曝光的光致抗蚀剂；蚀刻机构，用于选择性地去除至少一层绝缘涂层；以及原版，具有大致平坦主体，该大致平坦主体具有基本正交的第一和第二方向，所述原版包括所述大致平坦主体的第一分段，由通过其的多个切口确定，所述切口适于确定半导体上的分布尖峰，其中成型所述切口以进一步确定至少一个引线和多个互相分离的伪图形；所述大致平坦主体的第二分段，包括其剩余部分，使得所述剩余部分形成的图形在基本正交的所述第一和第二方向延伸，所述剩余部分适于确定所述半导体上的尖峰间槽；几何形状简单的阵列，由所述多个切口确定，其中所述第一分段的直边将所述阵列的周边基本围绕；以及所述第一分段内的任何所述多个所述伪图形的所有部分均不在横向延伸到所述阵列的所述周边的外部；以及栅格，由至少一部分所述第二分段确定，使得利用所述周边围绕的所述第二分段的一部分内的最长直线尺寸不比任何一部分所述第一分段的最长直线尺寸长；以及在所述第二分段内形成的交叉点不包括不中断直线尺寸。
30.一种主板组件，该主板组件包括大致平的板；微处理器的安装座，所述安装座被固定到所述大致平的板上；多个存储设备的安装座，所述安装座被固定在所述大致平的板上；多个控制器组的安装座，所述安装座被固定在所述大致平的板上；多个互连装置，用于在所述主板与各种输入设备、输出设备以及存储设备之间实现电通信；以及至少一个半导体器件，从由所述微处理器、存储设备以及控制器构成的组中选择，所述至少一个半导体器件被安装到所述大致平的板上，而且它包括衬底，具有多个尖峰和槽，其中由至少一个与至少一个分布伪图形分离的分布导电引线确定所述尖峰，而由尖峰间间隔确定所述槽；阵列，由至少一部分所述尖峰和槽的排列确定，使得多个伪图形的直边将所述阵列的周边基本围绕；以及所述阵列内的任何所述多个所述第二分布结构的所有部分均不在横向延伸到所述周边的外部；栅格，布置在所述阵列内，使得每个所述尖峰间间隔的最长尺寸不比任何所述填充图形的最长尺寸长；以及所述尖峰间间隔中的任何两个尖峰间间隔之间的交叉确定的交叉点不包括不中断直线尺寸；以及绝缘材料的平坦层，沉积在所述槽内，而且达到这样的厚度，以使所述平坦层的上表面与所述尖峰的上表面基本共面。
31.一种插入了存储单元的计算机系统，所述计算机系统包括微处理器；至少一个输入设备，电耦接到所述微处理器；大容量存储单元，电耦接到所述微处理器；输出设备，电耦接到所述微处理器；至少一个存储设备，电耦接到所述微处理器，所述至少一个存储设备适于存储供所述微处理器使用的计算机程序，其中以下确定所述至少一个存储设备半导体衬底；开关器件，布置在所述半导体衬底上；电荷存储器件，与所述开关器件进行电通信；多个分布结构，该分布结构包括多个第一分布结构，包括沉积在所述半导体衬底上的导电引线，而且与所述开关器件进行电通信，所述多个第一分布结构包括上表面；以及多个第二分布结构，具有位于其上的上表面，所述第二分布结构的所述上表面与所述至少一个第一分布结构的所述上表面大致共面；至少一个几何形状简单的阵列，至少包括一部分这样排列的所述多个第一和第二分布结构，使得所述多个第二分布结构的直边将所述阵列的周边基本围绕；以及所述阵列内的所述多个所述第二分布结构的所有部分均不在横向延伸到所述周边的外部；栅格槽，具有互连的一系列间隔，所述栅格槽布置在所述阵列内，所述互连的一系列间隔布置在每个相邻的所述第一和第二分布结构之间，使得确定所述系列间隔之任一的宽度的横向距离基本等于所述栅格槽内所述系列间隔之另一的宽度；每个所述系列间隔含有的直线尺寸不比任何所述填充图形的最长尺寸长；以及所述互连的一系列间隔中的任何两个互连的一系列间隔之间的交叉确定的交叉点不包括不中断直线尺寸；以及平坦化层，沉积在所述衬底上，使得至少将它布置在所述栅格槽内，而且它在横向围绕所述多个第一和第二分布结构。
32.根据权利要求31所述的计算机系统，其中每个所述系列间隔的所述宽度在0.25微米与0.5微米之间。
33.根据权利要求31所述的计算机系统，其中每个所述填充图形的排列确定第一正交共面尺度和第二正交共面尺度。
34.根据权利要求33所述的计算机系统，其中沿所述第一和第二共面尺度至少之一，所述填充图形与至少一个相邻的所述填充图形重叠。
35.根据权利要求33所述的计算机系统，其中第一组所述互连的一系列间隔基本沿所述第一共面尺度延伸，而所述第二组所述互连的一系列间隔基本沿所述第二共面尺度延伸。
36.根据权利要求31所述的计算机系统，其中所述平坦化层包括TEOS。
37.根据权利要求31所述的计算机系统，其中所述平坦化层包括旋涂玻璃。
38.根据权利要求31所述的计算机系统，其中至少一部分所述填充图形是T形的。
39.根据权利要求31所述的计算机系统，其中所述填充图形由与所述导电引线相同的材料构成。
40.一种制造原版的方法，所述方法包括在原版主体上产生多个引线切口；产生多个插在所述多个引线切口之间的填充图形切口，而且多个填充图形切口与所述多个引线切口分别分开足以避免在利用所述原版在存储单元上形成的金属引线与金属填充图形之间形成电容通信的距离，使得直边将所述阵列的周边基本围绕；以及所述阵列内的任何所述多个填充图形切口的所有部分均不在横向延伸到所述周边的外部；以及形成栅格，该栅格包括每个相邻的所述多个引线切口与填充图形切口之间间隔的互连的一系列，其中确定所述系列间隔之任一的宽度的横向距离基本等于所述栅格内任何一个其他所述系列间隔的宽度，使得所述系列间隔的每一个之间的最长直线尺寸不比任何所述多个填充图形切口的最长尺寸长；以及所述互连的一系列间隔中任何两个互连的一系列间隔之间的交叉确定的交叉点不包括不中断直线尺寸。
41.根据权利要求40所述的方法，其中至少一部分所述填充图形是T形的。
42.根据权利要求40所述的方法，其中至少所述多个填充图形切口之一与至少一个相邻填充图形切口重叠。
全文摘要
本发明公开了一种诸如存储单元的半导体器件的填充图形。该存储单元包括多个第一分布结构，包括沉积在所述半导体衬底上的导电引线；以及多个第二分布结构，包括上表面，使得第二分布结构的上表面与多个第一分布结构的上表面大致共面。平坦化层沉积在衬底之上，使得在其上表面与第一和第二分布结构的上表面大致共面的情况下，它填充多个第一与第二分布结构之间的间隔。
文档编号H01L21/027GK1575516SQ02821130
公开日2005年2月2日 申请日期2002年10月9日 优先权日2001年10月24日
发明者沃纳·朱恩格林, 飞利浦·J·伊瑞兰德 申请人:微米技术公司