专利名称：用于降低电磁发射的衬底设计与工艺的制作方法
技术领域：
本发明涉及降低电子器件或集成电路管芯的不希望有的电磁辐射，更具体而言，本发明涉及承载电子器件或集成电路管芯并支持降低电磁辐射的结构或衬底。
背景技术：
电子系统通常包括安装在印刷电路板(PCB)上的若干集成电路器件，并且通过电连接来提供功率输送、接地、以及信号在这些被安装的器件之间的通信。这些电连接，或者迹线(trace)和功率输送系统可以在物理上位于多层PCB中的不同层上。类似地，单个集成电路管芯，例如微处理器，包括用于在不同功能单元之间传输信号的信号迹线，以及用于向这些不同功能单元供电的功率输送总线，其中这些迹线与功率输送总线物理上位于多层衬底中的各个层上。
衬底(无论是集成电路管芯的衬底还是PCB)之上的迹线或功率输送总线，都可以模型化为用于足够低频率的传输线。然而，随着频率越来越高，迹线和功率输送总线将开始有天线的作用，辐射不希望有的电磁信号。对于计算机系统，微处理器通常是主要的电磁辐射(发射)源。与微处理器功率总线相关联的电磁谐振(驻波)已经被认明是不希望有的电磁辐射的主要贡献者。
在8GHZ的微处理器频率之下，通过使用多层衬底并正确布置通孔(via)，可以显著降低由谐振引起的电磁辐射。这样一种方法在Skinner等人的美国专利No.6,191,475，“Substrate for Reducing ElectromagneticInterference and Enclosure”中有阐述，并且联系图1进行了简要描述。
图1是多层衬底的简化侧面视图(垂直截面)，该多层衬底包括接地层102和功率(Vcc)层(平面)104。接地环106环绕全部或大部分功率层104。通孔108将接地环106与接地层(平面)102相连。为了简单起见，图1中只示出了两个通孔，但是实际上有多个通孔来连接接地环106与接地层102，其中这些通孔沿着接地环106被置于不同的位置。在某些情况下，相邻通孔之间的距离可以采用无规图案以更好地抑制(contain)由电磁谐振引起的电磁辐射。为了充分抑制电磁辐射，分隔相邻通孔的标称距离应当不大于工作波长的1/20。对于8GHz以上的频率，对于通孔的这种间隔要求实现起来很困难，并且代价高昂。
图1是具有通孔的现有技术衬底，这些通孔用来抑制来自衬底内部源的电磁辐射；图2是根据本发明的实施例。
具体实施例方式
图2提供了本发明的实施例的侧面视图(垂直截面)，其中201可以是承载多个集成电路器件的PCB，或是集成电路管芯的衬底。为简单起见，将PCB或集成电路管芯的衬底简单地称为衬底是可以理解的，从而201将被简单地称为衬底。
如在背景技术部分所讨论的那样，接地环206环绕全部或部分功率层204。然而，接地环206现在延伸到衬底201的侧面208或刚好越过侧面208。并且，接地层(平面)202也延伸到衬底201的侧面208或刚好越过侧面208。接地层202和接地环206进行了延伸，从而形成与侧面208邻接的导电平面210，以和接地环206和接地层202电接触。结果，接地层202与平面210的结合限定出一个围壳，用于有效地抑制来自围壳内部源的电磁辐射，所述源例如是衬底201内部的集成电路管芯，或是嵌入在衬底201内部的电子器件。
可以预见，实施例201将有效地防止来自所限定出的围壳内部的源的频率高于8GHz的电磁辐射。在一个实施例中，平面210是连续的，意味着平面210不含有孔隙(开口)。如果平面210中存在孔隙，只要孔隙足够小，例如孔隙所具有的空间尺度小于所包围的源的工作频率波长的1/20，则还是可以有效地抑制电磁辐射。然而，接地层202或平面210内部可以有一个或多个端口(开口)用于连接功率线、总线或传输线，以和其它器件通信。
此外，如果衬底201是PCB，则接地层202的至少一层将具有开口，用于安装一个或多个电子封装件，并用于将引脚连接到各个接地层与功率层以及其它用于与其它器件通信的迹线和传输线(未示出)。然而，只要封装件自身不辐射不希望有的电磁辐射，还是可以在很大程度上减小不希望有的电磁辐射。
权利要求
1.一个具有侧面的衬底，所述衬底包括至少一个接地层；至少一个功率层；以及至少一个导电平面，所述至少一个导电平面与所述侧面邻接并且与所述至少一个接地层电接触。
2.如权利要求1所述的衬底，其中所述至少一个导电平面没有孔隙。
3.如权利要求2所述的衬底，其中所述衬底承载集成电路管芯。
4.如权利要求2所述的衬底，其中所述衬底是印刷电路板。
5.如权利要求1所述的衬底，其中所述至少一个导电平面、所述至少一个接地层以及所述至少一个功率层结合在一起限定出一个围壳，以便充分抑制来自所限定出的围壳内部的源的电磁辐射。
6.如权利要求5所述的衬底，其中所述衬底承载集成电路管芯。
7.如权利要求5所述的衬底，其中所述衬底是印刷电路板。
8.如权利要求1所述的衬底，其中所述衬底承载集成电路管芯。
9.如权利要求1所述的衬底，其中所述衬底是印刷电路板。
10.如权利要求1所述的衬底，还包括至少一个接地环，所述至少一个接地环与所述至少一个功率层基本位于同一层中，并且与所述至少一个导电平面电接触。
11.如权利要求10所述的衬底，其中所述至少一个导电平面没有孔隙。
12.如权利要求11所述的衬底，其中所述衬底承载集成电路管芯。
12.如权利要求11所述的衬底，其中所述衬底是印刷电路板。
13.如权利要求10所述的衬底，其中所述至少一个导电平面、所述至少一个接地层以及所述至少一个功率层结合在一起限定出一个围壳，以便充分抑制来自所限定出的围壳内部的源的电磁辐射。
14.一种充分抑制来自衬底内部源的电磁辐射的方法，所述衬底具有侧面，所述方法包括形成至少一个接地层以至少延伸到所述侧面；形成至少一个功率层；以及形成至少一个导电平面，所述至少一个导电平面与所述侧面邻接，并且与所述至少一个接地层电接触。
15.如权利要求14所述的方法，其中所述至少一个导电平面没有孔隙。
16.如权利要求15所述的方法，其中所述衬底承载集成电路管芯。
17.如权利要求15所述的方法，其中所述衬底是印刷电路板。
18.如权利要求14所述的方法，其中所述至少一个导电平面、所述至少一个接地层以及所述至少一个功率层结合在一起限定出一个围壳，以便充分抑制来自所限定出的围壳内部的源的电磁辐射。
18.如权利要求18所述的方法，其中所述衬底承载集成电路管芯。
19.如权利要求18所述的方法，其中所述衬底是印刷电路板。
20.如权利要求14所述的方法，其中所述衬底承载集成电路管芯。
21.如权利要求14所述的方法，其中所述衬底是印刷电路板。
22.如权利要求14所述的方法，还包括对应于所述至少一个功率层而形成至少一个接地环，从而每个接地环环绕对应功率层的至少一部分，并位于与所述对应功率层相同的层内；以及将所述至少一个接地环至少延伸到所述侧面，以致于和所述至少一个导电平面电接触。
23.如权利要求22所述的方法，其中所述至少一个导电平面没有孔隙。
24.如权利要求23所述的方法，其中所述衬底承载集成电路管芯。
25.如权利要求23所述的方法，其中所述衬底是印刷电路板。
26.如权利要求22所述的方法，其中所述至少一个导电平面、所述至少一个接地层以及所述至少一个功率层结合在一起限定出一个围壳，以便充分抑制来自所限定出的围壳内部的源的电磁辐射。
27.一种装置，包括集成电路管芯；承载所述集成电路管芯的衬底，所述衬底具有侧面；至少一个接地层；至少一个功率层；以及至少一个导电平面，所述至少一个导电层与所述侧面邻接并与所述至少一个接地层电接触。
28.如权利要求27所述的装置，其中所述至少一个导电平面没有孔隙。
29.如权利要求27所述的装置，所述集成电路管芯辐射电磁能量，其中所述至少一个导电平面、所述至少一个接地层以及所述至少一个功率层结合在一起限定出一个围壳，以便充分抑制所述电磁能量。
30.如权利要求27所述的装置，还包括至少一个接地环，所述至少一个接地环与所述至少一个功率层基本位于同一层中，并且与所述至少一个导电平面电接触。
全文摘要
在一个实施例中，降低了来自衬底内部源的电磁辐射，所述衬底例如是承载集成电路管芯的衬底，其中所述衬底包括功率层、接地层和环绕全部或部分功率层的接地环，其中接地层和接地环至少延伸到衬底的侧面，从而导电平面可以和接地层与接地环电接触，从而限定出一个围壳来充分抑制来自所限定出的围壳内部的源的电磁辐射。
文档编号H01L23/48GK1575522SQ02821273
公开日2005年2月2日 申请日期2002年10月31日 优先权日2001年11月5日
发明者哈丽·希纳, 布赖斯·霍日内 申请人:英特尔公司