专利名称：形成可靠铜互连器的方法
技术领域：
本发明是有关于在半导体装置中的铜(Cu)及/或Cu合金金属化，特别是有关于形成可靠Cu或Cu合金互连器的方法，例如在低介电常数材料中的单或双镶嵌结构。本发明特别可应用于制造具有亚微米设计部件(features)与有改善的电子迁移(electromigration)电阻的高导电率互连器的高速集成电路。
背景技术：
对于高密度与操作性的逐渐上升的需求，造成对半导体制造技术的严格要求，特别是提供具电子迁移电阻的低R×C(电阻×电容)互连图形的互连技术，其中亚微米级通孔(via)、触点及沟槽具高深宽比(aspect ratio)。常规半导体装置包括半导体基材、典型掺杂单晶硅、及大量顺序形成的层间介电材料以及导电图形。集成电路的形成包含许多导电图形，该导电图形包括由线路间间隔(interwiring spacing)所分离的导线以及许多互连线路，例如总线、位线、字线与逻辑互连线路。典型地，在不同层，例如上层与下层的导电图形是通过导电塞填充于通孔(via hole)中来电连接，而导电塞填充接触孔建立在半导体基材，例如源/漏区上具有活性区域的电连接。于沟槽中形成的导线一般基本上是相对于半导体基材水平延伸。当装置几何收缩至亚微米级时，半导体“芯片(chip)”包括五级或更多级金属化变得更为普遍。
填充于通孔的导电塞的形成一般是通过沉积层间介电材料(interlayer dielectric)于包括至少一导电图形的导电层上，通过常规的光刻(photolithographic)及蚀刻技术形成穿过层间介电材料的开口，以及以例如钨(W)的导电材料填充该开口。在层间介电材料表面的多余导电材料一般是通过化学机械抛光(CMP)加以移除。其中常规的方法为镶嵌方法且其基本上包括在层间介电材料中形成开口以及以金属填充该开口。双镶嵌技术包括形成一开口，该开口包括一下部触点或通孔部分用以连通至上部沟槽部分，其中该开口中填充导电材料，一般为金属，以同时与导线电接触的成导电塞。
高性能的微处理器应用需要快速的半导体电路。半导体电路的控制速度与互连图形的电阻及电容是呈反向变化。当集成电路变得更加复杂以及特征尺寸与间距变得更小时，该集成电路速度变得更少地依靠晶体管本身，而更加依赖该互连图形。微型化需要具有小触点与小截面的长互连器。当金属互连器的长度增加且截面面积及互连器之间的距离减小，则由互连线路产生的电阻×电容(R×C)延迟增加。假使互连节点是安排在一相当大的距离上，例如在亚微米技术中的数百微米或更多，该互连电容限制电路节点的电容负载，以及进而限制该电路速度。当设计规格减小至约0.12微米或更小时，由于集成电路速度延迟引起的抑制率(rejection rate)明显减小产量以及增加制造成本。再者，由于线宽减少导电性，而电子迁移电阻变得更重要。
Cu或Cu合金已受到相当大的注意，以作为取代在互连器金属化中铝的替代候选材料。Cu相对价格低廉、容易加工以及具有较Al为小的电阻(resistively)。此外，Cu相较于W具有改良电性能，使Cu成为用作导电塞以及导电线路的令人满意的金属材料。
形成Cu塞及线路的方法包括利用CMP的镶嵌(damascene)结构的使用。然而，由于Cu会穿过介电层材料间扩散，例如二氧化硅，Cu互连结构必须用扩散阻障层包覆。典型的扩散阻障金属包括钽(Ta)、氮化钽(TaN)、氮化钛(TiN)、钛(Ti)、钛钨(TiW)、钨(W)、氮化钨(WN)、钛-氮化钛(Ti-TiN)、氮硅化钛(TiSiN)、氮硅化钨(WSiN)、氮硅化钽(TaSiN)以及氮化硅(silicon nitride)用以包覆Cu。使用该阻障材料包覆Cu，并非限制Cu与介电层间的界面(interface)，而同样地包含有其它金属的界面。
还有额外问题伴随常规互连方法。例如当特征尺寸降低至深亚微米范围，该深宽比增加且通常在互连器中产生空隙。参阅图1，在下面的部件，例如金属线，是形成在介电层10中，其上具有盖层12(cappinglayer 12)。上方介电层13及15是插入蚀刻挡止层14(etch stop layer 14)而形成。双镶嵌结构的形成是通过在介电层13及15中蚀刻形成开口，沉积阻障金属层16，沉积Cu或Cu合金以填充该开口，以及实施CMP以形成Cu线路17A，以连通下部的Cu通孔(Cu via)17B，而其电连接至下部的金属部件11。接着沉积氮化硅盖层18。空隙19的形成一般是不利地影响电路可靠性以及减少电子迁移的电阻。该空隙的形成是可能由于各种的原因，例如在完全填充具有降低尺寸的开口时的显著困难，例如通孔开口约为0.21到0.23微米。
当设计准则延伸至更深亚微米范围，该互连图形的可靠性变成特别重要且电子迁移变得更加有问题。因此，需要方法使得能够形成包覆的Cu及Cu合金互连器，以用于具更准确的垂直金属化水平，改良可靠性，增加电子迁移电阻以及降低接触电阻。特别需要的方法是能够形成Cu或Cu合金双镶嵌结构，其形成在具有低介电常数(k)的介电材料中，具有改良可靠性和电子迁移电阻以及降低的接触电阻。
发明内容
本发明的优点是具有高度可靠的Cu或Cu合金互连器的半导体装置的制造方法，其改善电子迁移电阻与降低接触电阻。
本发明的另外优点与其它特征将于接下的说明书中提出，同时部分将对于本领域技术人员依据接下来的查阅或由本发明的实施例中所学习而更加清楚。本发明的优点可在权利要求书所特别指出而予以了解与获得。
根据本发明，该前述的与其它特点部分是通过制造半导体装置的方法达到，该方法包括在介电层中形成开口；沉积Cu或Cu合金以填充该开口；以及于氨(NH3)中激光加温退火(laser thermal annealing)该沉积的Cu或Cu合金。
本发明的具体实施方案包括在约0.28到约0.34焦耳/cm2的辐射通量(radiant fluence)下，通过在沉积的Cu或Cu合金上照射脉冲激光光束Cu或Cu合金进行激光加温退火，利用的NH3流速为约200到约2000sccm，将沉积的Cu或Cu合金的温度提高到约983℃至约1183℃，由此回流(reflow)沉积的Cu或Cu合金且消除空隙。在激光加温退火期间使用NH3有利地还原在回流之前及回流期间的铜氧化物(copper oxide)，从而减少接触电阻及改良装置可靠性。
本发明的实施方案包括在激光加温退火后接着执行CMP以进行平面化(planarizing)，以使曝露的Cu或Cu合金表面基本上与介电层的上表面同平面，在包含NH3的等离子体中处理该曝露Cu或Cu合金表面，以移除铜氧化物，以及接着通过等离子体强化化学气相沉积(PECVD)沉积氮化硅盖层于该等离子体处理的表面上。
本发明的实施方案进一步包括单及双镶嵌技术，其包括在基片(wafer)上的一个或更多个层间介电材料中形成开口，沉积下方扩散阻障层，例如包括内衬该开口的氮化钽层以及该氮化钽层上的α-钽(α-Ta)层的复合材料。接着可沉积晶种层(seed layer)。接着沉积Cu或Cu合金层以填充该开口。接着进行在NH3中的激光加温退火，以还原铜氧化物且回流该沉积Cu或Cu合金以消除空隙。接着进行CMP以移除超出该开口的Cu或Cu合金而使曝露的表面氧化。接着将基片输送至匣室(chamber)，以在其中使Cu或Cu合金层的曝露表面在NH3中以等离子体处理，以移除在CMP中任何的铜氧化物。接着导入硅烷(SiH4)并通过PECVD将氮化硅盖层沉积于该等离子体处理的表面上。
本发明另外的特点对于本领域技术人员通过接下来详细说明将变得显而易见，其中本发明所述的实施方案，仅为介绍实施本发明的最佳模式。而应当了解，本发明能应用于其它及不同实施方案，且其一些细节能够在各个方面进行，而全部皆不脱离本发明。因此，附图及说明在本质上是视为例示说明而非限制。
图1是显示在Cu互连器中空隙的形成；以及图2-4是说明根据本发明实施方案的方法的连续步骤，其中相似部件或组件是以相同参考符号标记。
发明的描述本发明可达到且解决伴随着形成亚微米Cu或Cu合金互连器的空隙问题，从而在减低接触电阻时改善装置可靠性与电子迁移性能。如本领域中所用的，符号“Cu”是用于包含高纯度元素铜和Cu-基合金，例如包含小部分钽、铟、锡、锌、锰、钛、镁、铬、钛、锗、锶、铂、镁、铝、或锆的Cu合金。
当设计准则比例缩小至深亚微米范围时，例如约0.12微米及更小，将变得难以完全填充金属于介电层的开口中，例如以Cu填充单及双镶嵌开口，而不会产生有空隙。在2001年6月27日提出共同申请案连续号09/894,167中，该Cu空隙问题可通过激光加温退火该沉积的Cu而达成。本发明通过在NH3中实施激光加温退火来构成对该方法的进一步改良或精化，从而在沉积的Cu回流之前或期间还原铜氧化物，并伴随接触电阻的减低。认为在激光加温退火期间，NH3分离成氮与氢。该释放的氢还原铜氧化物，从而提供基本上均匀的互连与减少的接触电阻。
根据本发明的具体实施方案，该沉积的Cu受到激光加温退火是通过照射脉冲激光光束于其上，在约0.28到约0.34焦耳/cm2的辐射通量下，利用约为200到约2000sccm的NH3流速，在短暂时间内，例如约10到约100纳秒。在激光加温退火期间，铜氧化物被还原且沉积的Cu温度提高至约983℃到约1183℃，此时沉积的Cu回流将可消除空隙。
接着，实施CMP，以使该沉积的Cu的上表面基本上与介电层上表面齐平。由于使用CMP，麻烦的铜氧化物通常会形成而阻止后续沉积的盖层的充分粘合。因此本发明的实施方案包括在用含NH3的等离子体CMP后对Cu表面的处理以移除其铜氧化物，然后用PECVD在等离子体处理的表面上沉积氮化硅盖层。
根据本发明实施方案使用激光加温退火可减少互连器空隙以及减低接触电阻从而提供许多优点。例如激光加温退火能够准标定镶嵌铜的曝露表面，从而避免非必要的提高基片其余部分温度而导致不同问题，例如掺杂杂质扩散问题。
在实施本发明的实施方案时，任何不同商业上可获得的激光工具都可加以应用，例如那些利用能够在约10到2000mJ/cm2/脉冲的能量下操作的激光源，例如约100到约400mJ/cm2/脉冲。存在商业上可获得的工具，它可执行该激光退火，可具有、或没有屏蔽(mask)。VerdantTechnologies激光退火工具是为一实例，其在曝光波长为308nm下操作。
根据本发明实施方案形成的Cu互连器可以是，但非限制为通过镶嵌技术形成的互连器。因此，本发明的实施方案包含形成层间介电材料于基材上，形成开口，例如镶嵌开口，于该层间介电材料中，形成包含起始沉积的氮化钽层以及在该氮化钽层上的α-Ta层的复合扩散阻障层，以及以Cu填充该开口。有益地是，在该层间介电材料中的开口可以通过起始沉积晶种层以及接着电镀或无电镀覆Cu而加以填充。一般晶种层包括含有适量镁、铝、锌、锆、锡、镍、钯、银或金的Cu合金，例如约0.3％到约12at.％。该沉积的Cu接着在NH3中受到激光加温退火，以此还原任何铜氧化物，因此减低接触电阻，以及回流该沉积的Cu从而消除空隙。接着实施CMP以使该镶嵌Cu(inlaid Cu)的上表面基本上与层间介电材料上表面同平面。通过CMP通常可形成铜氧化物薄膜。该Cu的曝露的氧化表面接着在NH3中以等离子体处理以移除该铜氧化物，并通过PECVD沉积氮化硅盖层。
根据本发明的实施方案，该镶嵌开口亦可通过PVD在大约50℃到大约150℃的温度，或者通过CVD在低于大约200℃的温度填充Cu。在本发明不同的实施方案中，常规的基材及层间介电材料可加以应用。例如该基材可以是掺杂单晶硅或镓-砷化物。本发明所利用的层间介电材料可包括任意常规用于制造半导体装置的介电材料。例如介电材料可例如为二氧化硅、磷掺杂硅酸盐玻璃(phosphorous doped silicate-glass，PSG)、硼和磷掺杂硅酸盐玻璃(boron-and phosphorus doped silicate glass，BPSG)、以及由衍生自原硅酸四乙酯(TEOS)的二氧化硅或者由PECVD所得的硅烷(silane)都可以使用。形成于介电层中的开口是由常规的光刻以及蚀刻技术引起。
有益地是，根据本发明的实施方案中用以作为层间介电材料的介电材料可包括具低介电常数(permitivity)值的介电材料以及先前所提及的那些，以降低互连器电容。“低k”材料是包括具有介电常数小于约3.9的特性材料，例如约为3.5或更低。在此所表示的该介电常数值是以真空值(1)作为基准。
根据本发明的实施方案中是可应用广泛不同的低k材料，可为有机及无机材料。适合的有机材料包括各种聚酰亚胺和BCB，其它适合的低k材料包括聚(芳撑)醚(poly(arylene)ethers)、聚(芳撑)醚吡咯(poly(arylene)ethers azoles)、聚对亚苯基二甲基-N(parylene-N)、聚酰亚胺、聚萘-N、聚苯基喹喔啉(polyphenylquinoxalines)(PPQ)、聚苯醚、聚乙烯以及聚丙烯。其它适合使用于本发明的实施方案的低k材料包括FOxTM(HSQ为基底)、XLKTM(HSQ为基底)、多孔SILKTM、芳烃聚合物(每一材料得自Dow Chemical Co.，Midland，MI)；CoralTM、碳掺杂氧化硅(得自Novellus Systems，San Jose，CA)、硅碳氧氢(SiCOH)有机介电材料、Black-DiamondTM介电材料、FlareTM、有机聚合物、HOSPTM、混合索罗肯有机聚合物(hybrid sioloxane-organic polymer)、以及NanoglassTM、纳米级多孔二氧化硅(Nanoporous silica)(每一材料得自Honeywell Electronic Materials)，以及衍生自原硅酸四乙酯(TEOS)的卤素掺杂(例如氟掺杂)二氧化硅，和氟掺杂硅酸盐玻璃(FSG)。
本发明的实施方案如图2-4所概示。参阅图2，在21的下部金属部件，例如Cu线，是形成于下方的介电层20中，例如为低k介电层。接着形成氮化硅或碳化硅盖层22，并接着依次形成介电层23，氮化硅或碳化硅蚀刻挡止层24以及介电层25。介电层23和25可包括低k介电材料，如含氟氧化硅，例如衍生自氟掺杂原硅酸四乙酯(F-TEOS)的含氟氧化硅。复合阻障层26包括起始氮化钽层以及接着沉积其上的α-Ta层，以内衬该开口。并可沉积晶种层(未示)。接着沉积Cu27以填充双镶嵌开口并过量。所产生Cu互连器包含空隙28，其不利地影响装置可靠性及电子迁移性能。在Cu沉积过程中，一些铜氧化物亦跟着形成。如图2所示，该沉积的Cu27通过照射脉冲激光束而在流动NH3中受到激光加温退火，如箭号29所略示。有益地是，由于NH3的使用而还原铜氧化物，因此降低接触电阻，而该脉冲激光束提高沉积的Cu27温度，引起融化且回流，以消除空隙28。在激光加温退火完成后的结构如图3所示。
其后，实施CMP，使曝露的Cu表面于NH3中用等离子体处理，且沉积氮化硅盖层40，如图4所示。所形成Cu互连器结构包括Cu线27A以连通至其下的Cu通孔27B，其与下面的金属部件21电接触。
有利的是，本发明的方法能够制造在深亚微米区有可靠Cu互连器的特征尺寸的半导体装置，其具有降低的接触电阻以及改善的电子迁移性能。在CMP前，在NH3中使用激光加温退火可有利地还原铜氧化物，从而降低接触电阻且产生沉积Cu的回流，以消除空隙，导致基本均匀的填充的开口，展示改善装置可靠性，降低电子迁移失败及增加电路速度。
本发明具有制作不同形式镶嵌Cu金属化互连器图形的工业应用。本发明特别可应用于制造具有亚微米部件及高深宽比开口的半导体装置。
在先前的描述中，已提出许多特定的细节，例如特定的材料、结构、化学品、方法等，以提供对于本发明的更好了解。然而，本发明是可不凭借先前提出的特定细节而加以应用。在其它例子中，熟知的方法与材料并未详加描述，以避免不必要地混淆本发明。
本发明中仅显示与描述有关本发明优选实施方案以及一些变化实施例。可以了解本发明能够应用在不同其它结合与环境中，并且能够在于此表达的本发明概念的范围内加以改变或修改。
权利要求
1.一种制造半导体装置的方法，所述方法包括在介电层(23，25)中形成开口；沉积铜(Cu)或Cu合金以填充所述开口(27)；以及在氨(NH3)中激光加温退火(29)所述沉积的Cu或Cu合金。
2.根据权利要求1所述的方法，其包括在约0.28到约0.34焦耳/cm2的辐射通量下，通过在所述沉积的Cu或Cu合金(27)上照射脉冲激光光束(29)Cu或Cu合金进行激光加温退火。
3.根据权利要求2所述的方法，其包括激光加温退火(29)以加热所述沉积的Cu或Cu合金(27)到约983℃至约1183℃的温度，从而回流所述沉积的Cu或Cu合金Cu或Cu合金。
4.根据权利要求1所述的方法，其包括使用NH3流速为约200至约2000sccm的激光加温退火(29)。
5.根据权利要求1所述的方法，其包括在沉积所述Cu或Cu合金前，沉积内衬所述开口的阻障层。
6.根据权利要求1所述的方法，其包括进行化学机械抛光(CMP)，以使所述沉积的Cu或Cu合金(27)的上表面基本上与所述介电层(25)的上表面同平面。
7.根据权利要求6所述的方法，其包括在含NH3的等离子体中处理所述Cu或Cu合金(27)的上表面以从那里除去铜氧化物；和Cu或Cu合金通过等离子体强化的化学气相沉积，在等离子体处理的表面上沉积氮化硅盖层(40)。
8.根据权利要求1所述的方法，其中所述开口为包含下部通孔部分以连通至上部沟槽部分的双镶嵌开口，所述方法包括沉积所述Cu或Cu合金(27)以填充该开口而形成上部线路(27A)其连通至下部通孔(27B)。
9.根据权利要求8所述的方法，其中所述介电层(23，25)包括氧化物。
10.根据权利要求9所述的方法，其中所述氧化物(23，25)为衍生自氟掺杂原硅酸四乙酯的含氟氧化硅。
全文摘要
一种可靠Cu互连器的形成，是通过将Cu(27)填充介电层(23，25)中的开口，以及接着在NH
文档编号H01L21/70GK1582491SQ02821998
公开日2005年2月16日 申请日期2002年11月8日 优先权日2001年11月8日
发明者M·V·恩戈, A·哈利韦尔, E·佩顿 申请人:先进微装置公司