专利名称：提高感测组件组装良品率的方法
技术领域：
本发明涉及一种提高感测组件组装良品率的方法，特别是涉及一种避免感测组件在切割及测试时受损，以提高良品率的方法。
背景技术：
随着数字相机及视讯会议的普及，影像数字化成为必然趋势。数字相机、数字摄影机、影像扫描仪等产品的推出，代表着影像数字化时代的来临。这些产品的关键零组件——影像传感器(Image Sensor)(例如CMOS传感器或是CCD传感器)的研发与生产也日益为厂商所重视。尤其是CMOS传感器，因为可用普通CMOS逻辑或DRAM等制程加以改进，即可制造CMOS影像传感器。制造成本可相对降低，更可将周边的时序控制及影像处理等集成电路整合成单一芯片，进而达成单芯片摄影机的目的。另外，由于CCD制程的开发需要庞大的资源及时间，因此以现有CMOS制程为基础来开发CMOS影像传感器，是进入影像传感器市场的最佳途径。
CMOS传感器是于1980年代发明出来的，只是当时CMOS制程的制作技术不高，以致于传感器噪声大，并不易于商品化。时至今日，CMOS传感器的应用范围非常的广泛，包括数字相机、PC Camera、可视电话、第三代手机系统、视讯会议、智能型保安系统、汽车倒车雷达、玩具，以及工业、医疗等用途。由于使用层面广泛，非常有利于CMOS产品的普及，CMOS不但体积小，耗电量也不到CCD的1/10，售价也比CCD便宜1/3，画质已接近低阶分辨率的CCD，国内相关行业已开始采用CMOS替代CCD。
与CCD相较之下，CMOS是标准制程，可利用现有的半导体设备，不需额外的投资设备，且品质可随着半导体技术的提升而进步。同时，全球晶片厂的CMOS生产线较多，日后大量生产时也有利于成本的降低。另外，CMOS传感器的最大优势，是它具有高度系统整合的条件。
随着CMOS感测芯片的尺寸增大，制程及封装的良品率就日益重要。一般CMOS感测芯片用标准的硅制程在硅晶片上制作感测组件及周边电路，这些标准的硅制程如清洗、微影蚀刻、沉积、离子布植、金属化制程，因涉及熟知技术，因此在此不在赘述。CMOS感测芯片在晶片上制作完成后，即进行切割(singularization)及后续测试工作。由于CMOS感测芯片的尺寸增大，由硅晶片切割成感测组件的过程中，切割机施加的应力常会对晶片表面的感测组件造成伤害。再者，在晶片切割后，尚且需要对于CMOS感测芯片做打线(wire bonding)及固晶(die bonding)作业，容易对于感测组件造成刮伤或是沾染灰尘，严重影响良品率。
发明内容
因此本发明的目的，即在于提供一种避免感测组件切割及测试时受损，以提高良品率的方法。
为达成上述目的，本发明提供一种提高感测组件组装良品率的方法，主要系利用光致抗蚀剂镀膜技术在一晶片上镀上一均匀的光致抗蚀剂保护膜，再经曝光显影保留在晶片的感测组件上的光致抗蚀剂保护膜，此保护膜具透明性质(透光率佳)，以消除机械应力对感测组件本身及封装过程对感测组件表面的伤害，以提升制程良品率。再经过组件测试后，将光致抗蚀剂保护膜去除。此光致抗蚀剂保护膜的厚度可随着封装制程破坏能力的不同而而变。
图1为一晶片切割成芯片的示意图；图2是说明本发明可以施行的感测组件的侧视图；图3是说明本发明可以施行的感测组件的上视图；及图4是说明本发明的一个较佳具体实例的流程图。
其中，附图标记说明如下10晶片 20芯片200感测组件 202电极30光致抗蚀剂保护膜具体实施方式
图1为一晶片10切割成芯片20的示意图，图2和图3是说明本发明可以施行的感测组件侧视图及上视图。本发明的组装良品率提高方法可以应用于切割一晶片10至多个芯片20时，对于芯片20上的感测组件200加以保护。参见图2，在晶片10切割前，利用光组微影技术，在晶片10上施加一层光致抗蚀剂保护膜30。此光致抗蚀剂保护膜30具有特定的图案，可以盖住芯片20的感测组件200，而露出周边电路的电极202。参见图2，此光致抗蚀剂保护膜30在横向可以超越感测组件200较佳。因此在晶片10切割时可以减少感测组件200所受的应力，并避免感测组件200表面受到伤害。
此光致抗蚀剂保护膜30可以使用正光致抗蚀剂或是负光致抗蚀剂材料，只要适当地选择掩模图案及适当的显影剂即可。在本发明中，光致抗蚀剂较佳者为透明光致抗蚀剂，以利于进行后续的测试工作。再者，光致抗蚀剂保护膜30的厚度可以随切割机具、晶片尺寸的不同而加以变化，较佳者在1微米以上，以对其下的感测组件200提供适当的保护。在测试无误后，此光致抗蚀剂保护膜30即可用一般制程步骤去除。
参见图4，为说明本发明的一个较佳具体实例的流程图，本发明的方法包含下列步骤步骤100在一具有感测组件的晶片上施加一光致抗蚀剂保护膜步骤102软烤(soft-bake)后使用掩模进行对准及曝光；步骤104显影(develop)以去除不必要的光致抗蚀剂保护膜，剩余光致抗蚀剂保护膜部份可以覆盖感测组件；步骤106硬烤(hard-bake)；步骤108检查光致抗蚀剂保护膜无误后，即进行切割过程，将晶片切割成多个芯片；步骤110将切割分离的芯片进行打线及安晶作业；步骤112进行芯片测试作业；步骤114若芯片测试无误，则去除光致抗蚀剂保护膜，进行封装。
同上所述，此光致抗蚀剂保护膜可以使用正光致抗蚀剂或是负光致抗蚀剂材料，只要适当地选择掩模图案及适当的显影剂即可。在本发明中，光致抗蚀剂保护膜较佳者为透明光致抗蚀剂，以利于进行后续的测试工作。
综上所述，本发明的提高感测组件组装良品率的方法可避免感测组件在切割及测试时受损，以大幅提高良品率，本发明目的及功效上均具有实施的进步性，极具产业的利用价值，且为目前市面上前所未见的新发明。
以上所述仅为本发明的较佳实施例，并不能用以限定本发明的实施范围。凡是依据本发明的权利要求书范围所作的等价变化与修饰，皆应属于本发明的专利涵盖范围，如感测组件可为互补金属氧化物半导体(CMOS)感测组件、电荷耦合器件(CCD)感测组件或是接触式图像传感器(CIS)感测组件，均属本发明的范围。
权利要求
1.一种提高感测组件组装良品率的方法，可以在感测组件自晶片切割前即提供保护，此方法包含下列步骤a.在一具有感测组件的晶片上施加一光致抗蚀剂层；b.对于该光致抗蚀剂层设置一预定图案，使显影后剩余的光致抗蚀剂可以覆盖晶片上的感测组件；c.切割该晶片，使感测组件分离；d.进行打线作业；e.测试感测组件，如操作正常即可去除其上光致抗蚀剂。
2.如权利要求1所述的提高感测组件组装良品率的方法，其特征在于，该步骤b包含下列步骤b1.软烤后使用掩模进行对准及曝光；b2.显影以去除不必要的光致抗蚀剂，剩余光致抗蚀剂部份可以覆盖感测组件；b3.硬烤。
3.如权利要求1所述的提高感测组件组装良品率的方法，其特征在于，该光致抗蚀剂为一正光致抗蚀剂。
4.如权利要求1所述的提高感测组件组装良品率的方法，其特征在于，该光致抗蚀剂为一负光致抗蚀剂。
5.如权利要求1所述的提高感测组件组装良品率的方法，其特征在于，该光致抗蚀剂为一透明光致抗蚀剂。
6.如权利要求1所述的提高感测组件组装良品率的方法，其特征在于，该光致抗蚀剂的厚度大于1微米。
7.如权利要求1所述的提高感测组件组装良品率的方法，其特征在于，该晶片为硅晶片。
8.如权利要求7所述的提高感测组件组装良品率的方法，其特征在于，该感测组件为互补金属氧化物半导体感测组件。
9.如权利要求7所述的提高感测组件组装良品率的方法，其特征在于，该感测组件为电荷耦合器件感测组件。
10.如权利要求7所述的提高感测组件组装良品率的方法，其特征在于，该感测组件为接触式图像传感器感测组件。
全文摘要
一种提高感测组件组装良品率的方法，主要是利用光致抗蚀剂镀膜技术在一晶片上镀上一均匀的光致抗蚀剂保护膜，再经曝光显影保留在晶片的感测组件上的光致抗蚀剂保护膜，此保护膜具透明性质(透光率佳)，以消除机械应力对感测组件本身及封装过程对感测组件表面的伤害，以提升制程的良品率。再经过组件测试后，将光致抗蚀剂保护膜去除。此光致抗蚀剂保护膜的厚度可随着封装制程破坏能力的不同而改变。
文档编号H01L21/31GK1567542SQ0314871
公开日2005年1月19日 申请日期2003年6月24日 优先权日2003年6月24日
发明者邹明杰 申请人:敦南科技股份有限公司