专利名称：熔断电路及显示驱动电路的制作方法
技术领域：
本发明涉及一种熔断电路及显示驱动电路。
背景技术：
在现有技术的半导体集成电路中，为吸收制造误差所造成的工艺参数变化，往往采用熔断电路。若采用熔断电路，就能够根据由可熔断的熔断元件设定的状态，调整电路内的期望电流值和电压值以及振荡频率的模拟值等。比如，驱动液晶面板(显示面板)的显示驱动电路，为了获得高清晰度的图像显示，则需要高精度的液晶驱动电压。然而，由于液晶面板的液晶材料或显示驱动电路自身的制造误差等原因，难以生成最佳的液晶驱动电压。因此，通过采用熔断电路，生成与熔断元件设定的状态相应的状态，进行符合该状态的液晶驱动电压的微调，便可以实现最佳的图像显示。
但是，依靠熔断电路组成的电路，有时会由于静电等外来噪音，而出现使保持的熔断元件设定状态的内容发生变化等不良情况。
发明内容
鉴于以上现有技术的缺欠，本发明的目的在于提供一种既不增加电路规模，又不受外来噪音影响的熔断电路，以及包括该电路的显示驱动电路。
为了解决上述课题，本发明涉及的熔断电路是用于调整模拟值的熔断电路，包括锁存电路，存储熔断元件设定状态；以及锁存时钟生成电路，其根据周期信号，在所述锁存电路上生成为获取所述熔断元件设定状态的锁存时钟。与熔断电路的关系是所述锁存电路根据所述锁存时钟，周期性地获取所述熔断元件的设定状态；所述模拟值是根据由所述锁存电路获取的所述熔断元件的设定状态来进行调整的。
这里所说的熔断元件的设定状态，例如，也可以是与可熔断构成的熔断元件一端电压相对应的逻辑电平。
在本发明中，由所述锁存电路获取熔断元件的设定状态，锁存电路采用基于周期信号生成的锁存时钟，获取熔断元件的设定状态，所以是周期性地获取熔断元件的设定状态。这样，即使是在静电等外来干扰引起电路的保持内容发生变化时，也可以因为周期性地更新锁存电路的保持内容，所以，不会造成因锁存电路的保持内容而错误地调整模拟值的错误动作的发生，并且，可根据已经调整后的正确的模拟值，恢复正常动作。
另外，本发明涉及的是一种用于调整模拟值的熔断电路，包括多个锁存电路，存储多个熔断元件设定状态；以及锁存时钟生成电路，其根据周期信号，对应于各锁存电路而分别生成不同相位的多个锁存时钟。与熔断电路的关系为各锁存电路，根据分别对应的锁存时钟，周期性地获取相应的熔断元件的设定状态；所述模拟值，是根据所获取的所述多个锁存电路的所述多个熔断元件的设定状态来进行调整的。
本发明由于是向多个锁存电路分别提供不同相位的锁存时钟，所以，消除了同时更新保持多个熔断元件的设定状态的锁存电路的保持内容的问题。因此，在锁存电路的保持内容更新时，可以降低流动的贯通电流，实现了低功耗，并且能够抑制因贯通电流而造成的噪音。
而且，在本发明的熔断电路中，所述锁存时钟生成电路，可以根据周期信号，以多个锁存电路为单位，分别生成不同相位的多个锁存时钟。
根据本发明，由于能够减少锁存时钟的种类，因此，可以简化电路。
还有，在本发明涉及的熔断电路中，也可以与所述周期信号的上升沿及下降沿同步生成所述锁存时钟。
根据本发明，因结构非常简单，可以生成多个具有相位各异的锁存时钟，因此，可实现电路的低成本化。
此外，本发明的熔断电路中，所述周期信号也可以是以帧为单位变化的信号。
根据本发明，例如，当把熔断电路用于显示控制的电路时，可以借用显示控制特有的以帧为单位变化的信号，并能抑制电路规模增大。另外，与周期短的内部时钟不同，它可以降低锁存电路保持内容的更新频率。因此，采用锁存电路，能够抑制保持内容更新时流动的贯通电流，从而达到低耗电的目的。
另外，本发明的熔断电路中，包括测试用信号保持电路，为测试熔断元件设定状态而保持测试用信号；选择器，根据选择信号，从所述测试信号保持电路中保持的所述测试信号及所述锁存电路获取的所述熔断元件的设定状态之中选择输出其中任何一方；以及选择信号生成电路，其根据测试模式设定信号和所述锁存时钟，生成所述选择信号。所述选择信号生成电路，在输入所述锁存时钟时，能生成所述选择信号，以使在所述选择器中选择输出所述锁存电路获取的所述熔断元件的设定状态。
根据本发明，即使由于静电等外来噪音等原因，使测试熔断元件设定状态的测试模式设定信号发生变化，而错误地转换成测试模式时，也可以在选择器中，选择输出锁存电路获取的熔断元件的设定状态。因此，即使是由于上述原因变成了测试模式，也可以恢复到正常工作。
本发明的显示驱动电路还可以包括上述任一所述的熔断电路；以及基于被所述熔断电路调整后的电压值或电流值及所述周期信号，来驱动显示面板的驱动电路。
根据本发明，仅借用显示控制需要的周期信号，就可以周期性地获取熔断元件的设定状态。因此，在不增加电路规模、不受静电等外来噪音的影响的情况下，通过利用熔断元件，进行电压值等模拟值的微调，就能够获得高清晰度的图像显示的显示驱动。
图1是表示本实施方式中的熔断电路的构成的一个示例的电路图；图2是熔断电路定时动作的时序的一个示例的时序图；图3是熔断电路定时动作的时序的另一个示例的时序图；图4A是在熔断锁存数据内容发生变化，引起错误动作情况的时序的一个示例的时序图；图4B是即使熔断锁存数据内容发生变化，也可以通过周期信号使动作正常情况的时序图；
图5A是因测试模式设定信号的噪音重叠，而造成错误动作情况的时序的一个示例的时序图；图5B是即使测试模式设定信号噪音重叠，但通过周期信号，也能使动作正常情况的一个示例的时序图；图6是表示周期信号的另一个示例；图7是采用了熔断电路的显示驱动电路的构成的简要框图；图8是表示液晶装置的构成的简要框图；图9是表示本变形例中的熔断电路构成的一个示例的电路图；图10是本变形例中由帧信号生成的脉冲信号的时序图。
具体实施例方式
下面，参照附图就本发明的优选实施方式进行详细说明。以下说明的实施方式，并不是对专利请求范围记载的本发明内容的不正当的限定。而且，并不一定以下说明的构成全部都是本发明构成的要件。
图1是表示本实施方式中的熔断电路的构成的一个示例。
这里介绍的熔断电路，采用的是3位熔断元件。但是，2位或4位的，以及4位以上的位数也都一样。
熔断电路10可以保持用熔断元件FE1～FE3生成的熔断元件的设定状态。例如，各熔断元件，通过对其两端外加预定高压，使其熔断。
熔断电路10可以包括锁存电路201～203、测试用信号保持电路221～223以及选择器241～243。
每个熔断元件的一端与提供电源电压Vdd(系统)的电源连接，另一端分别连接锁存电路。因此，熔断元件在未被熔断的状态下，该熔断元件的另一端的电压大致为电源电压Vdd。
锁存电路201～203获取与熔断元件FE1～FE3的另一端电压相对应的逻辑电平(广义上为熔断元件的设定状态)，输出熔断锁存数据FL1～FL3。锁存电路201～203获取与熔断元件FE1～FE3的另一端(未连接系统电源的那一端)的电压相对应的逻辑电平。
例如，在熔断元件FE1未被熔断的状态下，锁存电路201保持逻辑电平“高(H)”，作为熔断锁存数据FL1，输出逻辑电平“低(L)”。另外，在熔断元件FE1被熔断的状态下，锁存电路201保持因熔断而变成开放状态的熔断元件FE1的另一端电压的逻辑电平“低”，作为熔断锁存数据FL1，输出逻辑电平“高”。锁存电路202、203也同样地保持与熔断元件FE2、FE3的熔断状态相对应的逻辑电平。
但是，熔断元件FE1～FE3一旦被熔断，就不能复原。在熔断电路10中，事前可以使用测试用信号ID1～ID3，确认是否可以容许根据熔断元件FE1～FE3的设定状态调整的模拟值，这样就可以建立和熔断元件FE1～FE3状态等效的状态。因此，在测试用信号保持电路221～223中，根据测试模式设定信号FUSE，保持测试用信号ID1～ID3，并输出测试用锁存数据TEST1～TEST3。另外，在选择器241～243中，根据选择信号SEL，由熔断锁存数据FL1～FL3转换成测试用锁存数据TEST1～TEST3，作为熔断电路输出信号FS1～FS3输出。
而且，被熔断电路输出信号FS1～FS3特定的状态最多8种，是分别对应于各种状态进行模拟值调整的结构。这样，根据熔断元件的设定状态，最多可以进行8种类型的微调，并且，事前可以建立与其设定状态等效的测试状态。在熔断电路10中，可以通过使用测试模式设定信号FUSE生成的选择信号SEL进行转换，设定成上述的测试状态。
更具体地说，熔断电路10包括生成选择信号SEL的选择信号生成电路26。选择信号生成电路26包括RS触发器。RS触发器将测试模式设定信号FUSE的反转信号作为置位信号，而且将锁存时钟LCLK作为复位信号，生成选择信号SEL。
此外，熔断电路10还包括生成锁存时钟LCLK的锁存时钟生成电路28。锁存时钟生成电路28包括上升沿测试电路。即，锁存时钟生成电路28，以输入信号上升为基准，生成具有相当于反相器的顺序三个迟延时间的脉冲幅度的锁存时钟信号LCLK。
例如，将熔断电路用于驱动液晶面板的显示驱动电路的情况下，当复位信号RES或者显示接通信号DON从逻辑电平“高”转换成“低”时，可以生成锁存时钟LCLK。这里的复位信号RES是采用硬件复位而变成有效的信号，此时，为逻辑电平“高”时的脉冲信号。另外，显示接通信号DON，例如，在用软件(固件)进行的更新顺序中，与清除显示数据RAM等内容的命令相对应，成为有效信号，此时，为逻辑电平“高”时的脉冲信号。
图2是表示熔断电路10的工作定时的一个示例。这里给出的是保持测试模式设定信号FUSE的逻辑电平“高”的状态不变，不向测试模式转换的情况。
在熔断电路10中，如果熔断元件FE1～FE3中的任何一个被熔断，熔断元件的设定状态就被保持在锁存电路201～203中。锁存电路201～203对应于其保持内容，输出熔断数据FL1～FL3。
由于硬件复位，复位信号RES的逻辑电平变成“高”，其后，逻辑电平再变成“低”(t1)时，由锁存时钟生成电路28生成锁存时钟LCLK。根据该锁存LCLK，锁存电路201～203再次获取与熔断元件FE1～FE3的另一端电压相应的逻辑电平。另外，选择信号生成电路26将选择信号SEL的逻辑电平设定为“低”。因此，选择器241～241选择锁存电路201～203中保持的熔断锁存数据FL1～FL3，作为熔断电路输出信号FS1～FS3输出。这样，通过熔断锁存数据FL1～FL3可以调整成所期望的模拟值。
然后，用户执行显示接通命令，显示接通信号DON的逻辑电平变成“高”，其后，当其逻辑电平变成“低”时(t2)，由锁存时钟生成电路28生成锁存时钟LCLK。锁存电路201～203根据该锁存时钟LCLK，再次获取与熔断元件FE1～FE3的另一端电压相应的逻辑电平。
图3是表示熔断电路10的工作定时的另一个示例。
图中给出的是通过输入测试模式设定信号FUSE的逻辑电平变为“低”的脉冲，而转换成测试模式时的情况。
熔断电路10中，熔断元件FE1～FE3中的任一被熔断，熔断元件的设定状态就被保持在锁存电路201～203中。锁存电路201～203对应于其保持内容，输出熔断锁存数据FL1～FL3。
由于硬件复位，复位信号RES的逻辑电平变成“高”，其后的逻辑电平再变成“低”时(t10)，由锁存时钟生成电路28生成锁存时钟LCLK。锁存电路201～203根据该锁存LCLK，再次获取与熔断元件FE1～FE3的另一端电压相应的逻辑电平。另外，选择信号生成电路26将选择信号SEL的逻辑电平设定为“低”。因此，选择器241～243选择由锁存电路201～203保持的熔断锁存数据FL1～FL3，作为熔断电路输出信号FS1～FS3输出。
然后，用户执行显示接通命令，显示接通信号DON逻辑电平变成“高”之后，当其逻辑电平变成“低”时(t11)，由锁存时钟生成电路28生成锁存时钟LCLK。锁存电路201～203根据该锁存时钟LCLK，再次获取与熔断元件FE1～FE3的另一端电压相应的逻辑电平。
另外，为了转换成测试模式，如果输入测试模式设定信号FUSE脉冲(t12)，则在测试模式设定信号FUSE的上升沿，测试用信号ID1～ID3就会被测试用信号保持电路221～223锁存。测试用信号保持电路221～223，输出测试用锁存数据TEST1～TEST3。另外，在选择信号生成电路26中，选择信号SEL的逻辑电平变成“高”。因此，选择器241～243，选择测试被信号保持电路221～223保持的测试用锁存数据TEST1～TEST3，作为熔断电路输出信号FS1～FS3输出。这样，通过测试用锁存数据TEST1～TEST3，可以调整所期望的模拟值(熔断测试)。
然而，在本实施方式的熔断电路10中，如图1所示，对于锁存时钟生成电路28，除了复位信号RES以及显示接通DON以外，还可以输入周期信号(图1为帧信号FR)。而且，本实施方式的另一个特征是，通过由周期信号生成的锁存时钟LCLK，再次将熔断元件的设定状态存到锁存电路201～203。其中帧信号FR是以帧为单位变化的信号。可以利用该帧信号FR使对液晶的外加电压反转，或者根据帧信号FR，生成使对液晶的外加电压反转的交流化信号(极性反转信号)。
下面，利用图4A、图4B及图5A、图5B，说明在熔断电路中，锁存时钟生成电路28需要周期信号的理由。
图4A是当熔断锁存数据FL1的内容发生变化，造成错误动作时的时序示例图。图4B是一个即使熔断锁存数据FL1的内容发生变化，但通过周期信号，也可以正常工作时的时序图的示例。虽然图中仅给出了有关熔断锁存数据FL1，但关于熔断锁存数据FL2、FL3也一样。
在图4A中，由硬件复位，生成复位信号RSE脉冲(t20)后，由其后的用户执行的显示接通命令，而生成显示接通信号DON脉冲(t21)。基于锁存时钟LCLK，到再次获取与熔断元件FE1～FE3的另一端电压相对应的逻辑电平为止，锁存电路201～203的动作与图2相同，故说明予以省略。
例如，显示接通信号DON脉冲生成后，在熔断元件FE1呈开放状态的另一端出现静电等外来噪音，其结果，往往改变了锁存电路201的保持内容(t22)。此时，熔断锁存数据FL1也从逻辑电平“低”变成“高”。因此，在选择器241中，由于选择输出熔断锁存数据FL1的熔断电路输出信号FS1，使应该调整的模拟值发生变化，致使错误动作发生。
对此，在图4B所示的本实施方式中，即使在显示接通信号DON脉冲信号生成后，也根据帧信号FR，周期性地生成锁存时钟LCLK(t23、t24、t25)。因此，通过在定时t23、t24、t25生成的锁存时钟LCLK，可以将熔断元件的设定状态送入锁存电路。因此，如图4A所示，通过在发生错误动作时间t22以后的定时t25，生成的锁存时钟LCLK，将锁存熔断元件FE1的设定状态锁存到锁存电路201。以此，锁存电路201的保持内容返回到逻辑电平“高”，熔断锁存数据FL1的逻辑电平返回“低”，此后，恢复正常动作。
图5A是在测试模式设定信号FUSE的噪音重叠而造成错误动作时的一个时序图示例。图5B是由于周期信号的作用，即使测试模式设定信号FUSE噪音重叠，但动作仍然正常时的一个时序图示例。
在图5A中，由硬件复位，而生成复位信号RSE脉冲(t30)后，通过由其后的用户执行的显示接通命令，而生成显示接通信号DON脉冲(t31)，直到测试用信号保持电路221～223所保持的测试用锁存数据TEST1～TEST3，被作为熔断电路输出信号FS1～FS3输出为止的动作与图3相同，故说明予以省略。
例如，显示接通信号DON脉冲生成后，测试模式设定信号FUSE有静电等外来噪音干扰，其结果，有时测试模式设定信号FUSE的逻辑电平变成“低”(t32)。这种情况下，选择信号生成电路26中，选择信号SEL的逻辑电平从“低”变成“高”。因此，虽然不希望转换成测试模式，但是，在选择器241～243中，将测试用锁存数据TEST1～TEST3作为熔断电路输出信号FS1～FS3而被输出，使应该调整的模拟值发生变化，而引起错误动作。
对此，在图5B所示的本实施方式中，即使发生显示接通信号DON脉冲之后，也可以由帧信号FR周期性地生成锁存时钟LCLK(t33、t34、t35)。因此，根据在图5所示的发生错误动作的时间t32以后的时间t35生成的锁存时钟LCLK，又返回到由选择信号生成电路26生成的选择信号SEL的逻辑电平“低”。因此，不把测试用锁存数据TEST1～TEST3，作为熔断电路输出信号FS1～FS3输出，恢复正常动作。
由于采用这样的周期信号，生成锁存时钟LCLK，因此，即使在硬件复位后，依靠用户的显示接通命令的执行时间内，也可以避免上述的错误动作的发生。
作为周期信号，不仅限于图1所示的帧信号FR。作为周期信号，例如，还有图6所示的启动脉冲信号YD、锁存脉冲信号LP及升压时钟等。其中启动脉冲信号YD是表示帧的起始的脉冲信号；锁存脉冲信号LP是限定一个水平扫描期间的信号；升压时钟是生成液晶面板驱动所必须的高压的供给泵式升压电路所需的定时信号。
另外，作为周期信号，优选与周期短的内部时钟相比，周期长的信号。其优点是在锁存电路获取熔断的设定状态时，贯通电流流动频率低，耗电少。
图7表示使用熔断电路10的显示驱动电路的构成的简要图。图中与图1所示的熔断电路10相同的部分，采用同样附图标记标注，该部分的说明酌情予以省略。
这里给出的是熔断电路10是以液晶驱动电压V5的模拟值为对象，进行微调的情况。关于液晶驱动电压V4等其他模拟值，也可以对每个作为调整对象的模拟值，使用同样的熔断电路。另外图7示出的是进行3位微调时的情况，但并不表示对位数的限定。
关于熔断元件FE1～FE3，其一端分别与系统电源连接，其另一端分别接在熔断端子(广义上为外部端子)FT1～FT3上。通过向熔断端子FT1供电，可以对熔断元件FE1的两端外加高压，使熔断元件FE1熔断。同样，通过向熔断端子FT2、FT3供电，便可以使熔断元件FE2、FE3熔断。
在熔断电路10生成的熔断电路输出信号FS1～FS3，被输入到解码器110。解码器110对熔断电路输出信号FS1～FS3所示的3位进行解码后，生成模拟开关(SW)112的转换控制信号。
由于模拟开关112的转换控制决定了电阻电路114的电阻分割比，因此，对电压输出器连接的运算放大器电路116的输出电压进行调整，就可以设定成高精度的基准电压V50(例如-2.1V)。
另外，根据基准电压V50，利用电子调压器(VR)118及设定V5用的电阻120和运算放大器电路122，可通过软件的开关控制，进行液晶驱动电压V5(广义上为模拟值)的微调。
显示驱动电路100还可以包括显示数据RAM 140、显示解码电路150以及液晶驱动电路(广义上为驱动电路)160。显示数据RAM 140，例如，可以存储一帧大小的显示数据。显示解码电路150，例如，为了进行多路选择(MLSMulti Line Selection)的显示驱动，而进行与显示时间及显示图案相应的解码输出。液晶驱动电路160向驱动电压输出端子(广义上为外部端子)V0输出与该解码输出相应的液晶驱动电压(V5、V4等)。
像这样，将本实施方式的熔断电路10用于显示驱动时，仅借用显示控制所需要的周期信号，就可以周期性地获取上述熔断元件的设定状态。这样，就可以不增加电路规模，在不受外来噪音影响的情况下，利用熔断元件进行模拟值的微调。
像这种显示驱动电路100可适用于图8所示的液晶装置200的段驱动器。图8中的液晶装置200，具有光电元件的矩阵式面板，例如，有彩色液晶面板(广义的显示面板)210；驱动该液晶面板210的内置RAM的段驱动器220；以及扫描用的公共驱动器230。
液晶面板210，只要是使用由外加电压改变光学特性的液晶以外的光电元件就可以。作为液晶面板210，例如，可以由单纯的矩阵式面板构成，此时，在形成多个段电极(第一电极)的第一衬底与形成公共电极(第二电极)的第二衬底之间，密封入液晶。液晶面板210，可以是采用了薄膜晶体管(TFT)、薄膜二极管(TFD)等的三极元件和二极元件的有源矩阵式面板。这些有源矩阵式面板还具有由内置RAM的段驱动器220驱动的多信号电极(第一电极)；以及由公共驱动器230驱动扫描的多个扫描电极(第二电极)。
像这样，由于液晶装置200使用了显示驱动电路100，采用高精度调整的液晶驱动电压，从而使实现高清晰度的图像显示成为可能。
(变形例)根据图1，在分别以互补状态保持在两个节点上的形式组成的锁存电路201～203中，更新其保持的内容时，将流过贯通电流。因此，可以认为，因锁存时钟LCLK全部更新在锁存电路201～203保持的内容时，有时会因贯通电流一齐流过，而发生噪音。
因此，在本变形例的熔断电路中，对于保持多个熔断元件的各设定状态的多个锁存电路，以一个或多个锁存电路为单位，生成锁存时钟。以不同的相位生成这些锁存时钟。这样，锁存电路就不会在同一时间全部更新其保持内容，因此，可以减少贯通电流，抑制噪音的发生。
图9是表示本变形例中的熔断电路的构成的一个示例。
图中与图1所示的熔断电路10相同的部分采用同样附图标记标注，故说明予以省略。
本变形例的熔断电路300与图1所示的熔断电路10不同之处在于熔断电路300具有保持多个熔断元件FE1～FEk(k为大于等于2的整数)的各设定状态的锁存电路201～20k，关于锁存电路201～20k，是以一个或多个为单位，生成相位各异的锁存时钟。图9中，分别对锁存电路201～20k，供给锁存时钟LCLK1～LCLKk。作为锁存时钟LCLK1～LCLKk的运算结果输出锁存时钟LCLK。
因此，锁存时钟生成电路310包括上升检测电路(广义上为微分电路)312、314以及下降检测电路(广义上为微分电路)316。上升检测电路312检测出输入复位信号RES及显示接通信号DON的2输入1输出或非电路的输出信号的上升沿，输出与该上升沿同步的脉冲信号。上升检测电路314，检测出帧信号FR(广义上为周期信号)的上升沿，输出与该上升沿同步的脉冲信号a。下降检测电路316检测出帧信号FR的下降沿，输出与该下降沿同步的脉冲信号b。
图10是表示由帧信号FR生成的脉冲信号a、b的时序图。
与帧信号FR的上升同步生成脉冲信号a。与帧信号FR的下降同步生成脉冲信号b。上升检测电路314及下降检测电路316可以由延迟元件和逻辑电路构成，因此，能够以非常简要的组合生成相位各异的锁存时钟。
由上升检测电路312输出的脉冲信号与脉冲信号a的逻辑和，例如为锁存时钟LCLK1、LCLK2、...、LCLKm(m是比k小的正整数)。由上升检测电路312输出的脉冲信号与脉冲信号b的逻辑和，例如为锁存时钟LCLK(m+1)、...、、LCLK(k-1)、LCLKk。即直接将脉冲信号a、b作为锁存时钟提供给锁存电路。图9中，锁存电路201～20k，利用相位不同的两种锁存时钟，更新其保持的内容。
另外，在分别对锁存电路201～20k，供给具有相互不同相位的锁存时钟时，可以将贯通电流的发生抑制到最小限度，进而，得以实现电路的低能耗。另一方面，在以锁存电路201～20k多个为单位，供给具有相互不同相位的锁存时钟时，可以减少锁存时钟的种类，因此，得以实现锁存时钟生成电路构成的简单化，可为熔断电路的低成本化作出贡献。
如果采用这种变形例，则多个锁存电路的保持内容就不会同时更新，但至少以两个相位更新锁存电路的保持内容。这样，就可以减少锁存电路的保持内容更新时的贯通电流，并且，也能抑制因贯通电流引发的噪音。
关于上述本实施例中的熔断电路300，也与图1所示的熔断电路10一样，可以用于图7所示的显示驱动电路及图8所示的段驱动器。其构成及工作原理与图1所示的熔断电路10相同，故说明予以省略。
本发明不仅限于上述实施方式，在本发明的主题范围内可以采取各种变形加以实施。
另外，关于锁存电路、选择电路、测试用信号保持电路、选择信号生成电路以及锁存时钟生成电路，不仅仅局限于图1或图9所示的组合。
还有，关于本发明中的从属权利要求涉及的发明，其构成也可以省略部分从属权利要求的构成要素，而且，关于本发明的独立权利要求1涉及的发明主要部分，也可以从属于其他的独立权利要求。
尽管本发明已经参照附图和优选实施例进行了说明，但是，对于本领域的技术人员来说，本发明可以有各种更改和变化。对本发明的各种更改，变化，和等同物由所附的权利要求书的内容涵盖。
权利要求
1.一种用于调整模拟值的熔断电路，其特征在于包括锁存电路，其存储熔断元件设定状态；锁存时钟生成电路，其基于周期信号，生成为所述锁存电路获取所述熔断元件的设定状态的锁存时钟；所述锁存电路是基于锁存时钟，周期性地获取所述熔断元件的设定状态；所述模拟值是基于所述锁存电路获取的所述熔断元件的设定状态而进行调整的。
2.一种用于调整模拟值的熔断电路，其特征在于包括多个锁存电路，存储多个熔断元件的设定状态；以及锁存时钟生成电路，其基于周期信号，分别对应于各锁存电路，生成不同相位的多个锁存时钟；所述各锁存电路，基于分别对应的锁存时钟，周期性地获取相应的熔断元件的设定状态；所述模拟值，是基于所述多个锁存电路获取的所述多个熔断元件的设定状态进行调整的。
3.根据权利要求2所述的熔断电路，其特征在于其中所述锁存时钟生成电路，是基于所述周期信号，以多个锁存电路为单位，分别生成不同相位的多个锁存时钟。
4.根据权利要求2或3所述的熔断电路，其特征在于所述锁存时钟与所述周期信号的上升沿及下降沿同步生成。
5.根据权利要求1所述的熔断电路，其特征在于所述周期信号是以帧为单位变化的信号。
6.根据权利要求2所述的熔断电路，其特征在于所述周期信号是以帧为单位变化的信号。
7.根据权利要求1所述的熔断电路，其特征在于包括测试用信号保持电路，其保持为测试熔断元件设定状态所用的测试信号；选择器，其根据选择信号，从所述测试用信号保持电路中保持的所述测试用信号和被所述锁存电路获取的所述熔断元件设定状态中，选择输出其中某一方；以及选择信号生成电路，其根据测试模式设定信号和所述锁存时钟，生成所述选择信号；所述选择信号生成电路，在输入所述锁存时钟时，生成所述选择信号，以使在所述选择器中选择输出被所述锁存电路获取的所述熔断元件的设定状态。
8.根据权利要求2所述的熔断电路，其特征在于包括测试用信号保持电路，其保持为测试熔断元件设定状态所用的测试信号；选择器，其根据选择信号，从所述测试用信号保持电路中保持的所述测试用信号和被所述锁存电路获取的所述熔断元件设定状态中，选择输出其中某一方；以及选择信号生成电路，其根据测试模式设定信号和所述锁存时钟，生成所述选择信号，所述选择信号生成电路，在输入所述锁存时钟时，生成所述选择信号，以使在所述选择器中选择输出被所述锁存电路获取的所述熔断元件的设定状态。
9.一种显示驱动电路，其特征在于包括权利要求1所述的熔断电路；以及基于经过所述熔断电路调整的电压值或电流值及所述周期信号来驱动显示面板的驱动电路。
10.一种显示驱动电路，其特征在于包括权利要求2所述的熔断电路；以及基于经过所述熔断电路调整的电压值或电流值及所述周期信号来驱动显示面板的驱动电路。
11.根据权利要求1、2、7或8所述的熔断电路，其特征在于所述模拟值是电流值、电压值或振荡频率。
12.根据权利要求9或10所述的显示驱动电路，其特征在于所述模拟值是所述显示驱动电路内的电流值、所述显示驱动电路内的电压值或所述显示驱动电路内的振荡频率。
全文摘要
本发明涉及一种熔断电路和显示驱动电路。其中，锁存电路(20
文档编号H01L21/822GK1494096SQ03156570
公开日2004年5月5日 申请日期2003年9月9日 优先权日2002年9月10日
发明者阿部雅彰 申请人:精工爱普生株式会社