专利名称：分栅式功率模块以及用于抑制其中振荡的方法
技术领域：
本发明涉及包含多个晶体管而只提供一个单一外接栅极端口的功率模块。更具体而言，它涉及一个功率模块，工作在第一频率，而在低于该晶体管的截止频率之下的第二更高频率不发生振荡。
背景技术：
利用多个晶体管管芯的现有技术功率模块装置已被大家所知。
图1和图2所示为两个这样现有技术的结构，图1所示为一个已知为SGS托普生TH430的装置，图2所示为一个已知为东芝TPM1919的装置。
图1所示的SGS托普生TH430是一个四个管芯的双极性器件，取用一个中央基极接点与位于矩形阵列外侧的发射极相连。在本设计中未作使从基极端口到各个管芯基极的路径长度相等的安排。可认为管芯的上限频率，这里指晶体管的截止频率，与该四管芯器件的50MHz的上限频率接近。
图2所示的东芝TPM1919是一个具有四个直线排列MESFET管芯的2GHz的器件。该装置利用一个“梯状”分割结构将栅极信号分成四路。在栅极连接与分割结构的末端之间存在匹配网络。可认为这些匹配网络在预期的工作频率下提供阻抗变换，以帮助实现该器件。该器件的输入结构提供一定的平衡与隔离功能，其工作频率据信是在接近于各个管芯的上限频率。
因此，已知的现有技术器件工作在管芯的频率范围的顶端。由于涉及到非常高的频率，现有技术的栅极以及/或者基极导线必需是短的。因此，它们的寄生谐振(以及潜在的振荡)频率高于管芯增益用尽时的频率。因此存在很少的振荡，或者没有振荡。
美国专利号4639760描述的Motorola设计MRF154(FIG.2’)使用串联栅极电阻，有意地大幅度减少各个栅极元件的增益以充分防止振荡。管芯具有大于500MHz的增益响应，但是整个器件的预期频率范围小于100MHz。因此Motorola设计具有过剩增益。
发明内容
本发明涉及一种将四个功率晶体管管芯封装并互相连接的方法，使其工作在第一频率，在第二个高于第一个频率但低于晶体管截止频率的频率下不发生振荡。本方法包括将多个管芯固定到一个基片上，将每个管芯的低侧面(漏极)与基片上的一个导电层的一个第一区域电气地和热学地相结合；电气地将每个管芯的一个源极与基片上该导电层的一个第二区域连接；以及通过分开的电导线，电气地连接每个管芯的一个栅极到基片上该导电层的第三个公用的内部中心区域。
这些导线被制成大致相同的导电长度，该所述的导电长度从公共区域到各个栅极提供了一个相应的第一阻抗，将基本无衰减地传递第一个频率；并且提供了从一个管芯的栅极到第二管芯的栅极的一个第二阻抗，它将大幅度衰减第二个频率。根据第一实施例，该导线采取具有一个或者多个跳线与薄膜电阻串联的形式。根据第二实施例，其采取的形式为具有一个或者多个具有预定阻抗特征的曲折带状线，并具有一个或者多个栅极焊接片，通过长跳线与其各自对应的栅极相连接。
附图简要说明图1所示为现有技术的功率放大器。
图2所示为另一个现有技术的功率放大器。
图2’所示为第三个现有技术的功率放大器。
图3为本发明第一实施例的示意图。
图4为本发明第二实施例的示意图。
图5为图3所示实施例中的栅极结构的一个更为详细的示意图。
图6为图4所示实施例中的栅极结构的一个更为详细的示意图。
详细描述根据本发明，四个功率MOSFET晶体管管芯以矩形阵列，例如正方形阵列排列，如图3和图4所示。这些管芯具有250MHz的上限值，但它们的尺寸大小是Motorola设计中管芯的两倍。因此，根据本发明，这些晶体管的输入电容高。该高电容降低了晶体管寄生结构的谐振频率，当晶体管并连在一个功率模块中时，这能够导致振荡。由于高的输入电容以及源极电阻的使用，如根据本发明的第一实施例，在预期工作频率下的增益起初就不是很高。因此，存在很少的过剩增益，而且仅栅极电阻就减少了总放大增益。如果抑制振荡所需的电阻太高，则可以使用电感器代替。因此本发明第二实施例利用栅极电感器代替栅极电阻，并提供较高的无振荡增益。
本发明可看作是为RF功率应用而设计的，提供一种可靠、易行且可重复制造、含多个功率MOSFET管芯的模块化结构。
图3所示为本发明具有均衡栅极输入连接的第一实施例，其中连接利用的是印刷串联电阻。本领域的专业人员能领会，在第一实施例中，所得到的是一个比较低增益的放大器，但确是一个可运作而无不良振荡的放大器。专业人员也会理解，为了增加该放大器实例的增益，可以使用具有较大增益的较小管芯，从而串联电阻在预期工作频率下不会消耗大部分的增益余量。
图3所示为四管芯(各标注为1)阵列固定在一个最好是陶瓷(例如BeO)的基片2上，该基片提供一个导电的源极连接区域3，一个导电的漏极连接区域4，以及一个导电的栅极连接区域5。薄膜源极电阻6(例如钯金)位于管芯阵列周界外侧的基片上。如图所示，提供了栅极连接导线7和源极连接导线8(例如铝)，以及源极连接片9(例如银)。跳线10(例如铝)从栅极连接区域5延伸到一个居中的栅极接线(landing)区L处，L与栅极串联电阻13相邻，并与其电气连接。栅极电阻13的远端通过栅极连接导线7线接到每个管芯1上的多个对应的栅极接线区上。
图4所示为本发明具有均衡栅极输入连接的第二实施例，该连接利用的是具有比较高本征电感的印刷曲折带状线或者带状连接线11。由于电感带状线的感抗依赖于频率(和不依赖于频率的电阻的阻抗不同)，因此在发明的这种第二实施例中有可能获得较高的增益而无振荡。从而可以理解，第二实施例的设计布局与第一种相似其中栅极的第一个管芯外连接将位于一个公用的内部居中区域内。专业人员也会认识到，虽然很低，但带状线本质上也具有特性电阻和电容。
从图4可以看出曲折带状线具有大体相等的电长度，例如，它们表现出几乎相同的阻抗(包括电阻，电感和电容)，并且从外部栅极接线端5’通过跳线10延伸到一个居中的公用接线区L’处，其中L’位于管芯阵列的内部及相邻管芯之间。曲折状电感器终止于栅极焊接片12’处，在此通过栅极连接导线7’线接到每个管芯1上的多个对应的栅极接线片上。可以理解到基片2，源极连接区域3，漏极连接区域4，源极电阻6，源极连接导线8，以及源极焊接片9，与图3所示的上述本发明第一实施例中的那些大体相同。本领域的专业人员可以理解，带状线的曲折特性有效地延长了导线的电气长度，而无须大幅度增大所需的连接布线面积。
图5为一个仅显示图3所示装置的栅极连接区域的详细示意图。图5突出了上述的用于该器件的栅极连接5和连接导线7。它也显示了第二个(居中的)栅极接头连接导线10(根据所示的第一实施例有六条)，在栅极连接5与居中的栅极接线区L之间提供了一个可控阻抗(例如电阻的/电感的/电容的)路径。它进一步显示了栅极焊接片12(每个管芯各一个)。最后，图5显示了优选印刷电路电阻13(也是每个管芯各一个)。对于一个给定的应用，节跳线10的数量及其长度可以调整以获得所需的电感、电阻和载流量。
根据优选的第一实施例，栅极串联电阻约为3欧姆或更小。本领域的专业人员会理解，串联电阻的阻值是选用来在器件的一个给定的工作频率下有效地抑制振荡，同时不减少多于必需的器件的总体增益。而且，正如优选第一实施例所示，六根细跳线10是平行排列的。
图6为一个仅显示图4所示装置的栅极连接区域的详细示意图。参考图4如上所述，第二实施例省略了栅极串联电阻13，将栅极连接片12’改组为占用一个更小的尺度，并加入四个可控阻抗带状线连接线11，如图所示延伸在一个公用居中接线区L’与焊接片12’之间。如图3和图5所示，接线区L’可看出是通过六根平行跳线10与栅极连接5’相连接。
可控阻抗带状线的典型特性阻抗——与所选的管芯兼容——约为90欧姆，是由其宽度、厚度以及基片2的介电特性所决定的。根据上述图4和图6所示的本发明第二实施例，带状线大约为0.65英寸长，0.013英寸宽，而基片约为40密耳厚。管芯1本身的输入阻抗大约低于0.2欧姆。
本领域的专业人员会理解，导体宽度与介质层厚度的比值决定特性阻抗，导体长度决定曲折带状线加注在栅极和公用连接点L’之间的串联阻抗。本领域的专业人员也会理解，在本发明的思想和范围之内，所示的带状线可以用不同方法来定性，制造以及/或者布线。
基于说明的目的，描述了一个四管芯的矩形阵列。其他几何形状排列，圆形、三角形等，具有更多或更少管芯，也可以由上述方法来应用，而且是在本发明的思想和范围之内。
因此，在一个优选实施例中已经说明、描述了我们的发明原理，对于本领域的专业人员来说应该是非常明显，可以在不背离这些原理的情况下对本发明的安排和细节作修改。我们对所有的在下述权利要求的思想和范围之内的更改均要求权利。
权利要求
1.一种将多个功率晶体管管芯封装并互相连接的方法，使其工作于一个第一频率，并在第二个高于第一频率但在低于晶体管的截止频率之下的频率不发生振荡，该方法包括将多枚管芯固定到一个基片上，使每个管芯的低侧面(漏极)与基片上的一个导电层的一个第一区域电气地和热学地相结合；电气地将每个管芯的一个源极与基片上该导电层的一个第二区域衔接；以及通过个别的电导线，电气地连接每个管芯的一个栅极到基片上该导电层的第三个公用的内部中心接线区域，这些导线被制成大致相同的导电长度，相应于此从公共区域到各个栅极的所述电气长度，提供出一个第一阻抗，将基本无衰减地传递第一个频率；并且提供了从一个管芯栅极到一个第二管芯栅极的一个第二阻抗，它将大幅度衰减第二个频率。
2.根据权利要求1所述的方法，其中多个管芯被排列成一个阵列，并且基片被排列成令与源极配接的第二区域位于阵列以外，且第三区域位于阵列的内部居中位置并在各个管芯之间。
3.根据权利要求1所述的方法，其中多个管芯排列为一阵列，并进一步包括连接第三区域至第四区域的一组导电的第一跳线，其中基片被排列成令与源极配接的第二区域位于阵列以外在相对的第一和第二侧面，第三个区域位于大约阵列内居中的位置，且第四个区域大体在阵列之外。
4.根据权利要求1所述的方法，其中每个导线各包括一个第一部分，它从第三区域延伸到一个对应管芯的一个栅极的一个栅极接线片，此第一部分包括一个或多个可控阻抗薄膜，一个第二部分与第一部分串联连接，此第二部分包括栅极接线片同与第二部分串联的第三部分，此第三部分包括一个或多个延伸到各个对应管芯的栅极的导电跳线。
5.根据权利要求4所述的方法，其中至少导线的第一、第二部分是在导电层内一体形成的，以此在基片上勾画出大体相等的，定义阻抗的线，具有大体相等的电阻、电感和电容；并且其中导电跳线被规划成具有大体相等的，定义的阻抗配接每个栅极焊接片到相应的栅极。
6.根据权利要求1所述的方法，其中的导线各自包括一个第一部分，其为导电层内一体形成的，并且延伸在第三区域和与各个对应管芯的一个电气分离的栅极焊接片之间，此第一部分具有曲折带状线的形状，其中每个导线各包括一个第二部分，它包括一个第一组多枚导电跳线，它们被规划成具有大体相等的，定义的阻抗配接每个栅极焊接片到一相应的栅极。
7.根据权利要求6所述的方法，其中多个管芯排列为一阵列，其进一步包括连接第三区域至第四区域的一组导电的第一跳线，其中基片被排列为使得与源极连接的第二个区域位于阵列以外在相对的第一和第二侧面，第三个区域位于阵列中大致居中的位置，并且第四个区域大体在阵列之外。
8.根据权利要求2、3或7所述的方法，其中的阵列是矩形。
全文摘要
本发明涉及一种将四个功率晶体管模块封装并互相连接的方法，使其工作在第一个频率下，在高于第一个频率但低于晶体管的截止频率的第二频率不发生振荡。本方法包括将多个管芯固定到一个基片上，将每个管芯的低侧面(漏极)与基片上的一个导电层的一个第一区域电气地和热学地相结合；电气地将每个管芯的一个源极与基片上该导电层的一个第二区域衔接；以及通过个别的电导线，电气地连接每个管芯的一个栅极到基片上该导电层的第三个公用的内部中心区域。这些导线被制成大致相同的导电长度，相应此从公共区域到各个栅极的所述电气长度，提供出一个第一阻抗，将基本无衰减地传递第一个频率；并且提供了从一个管芯的栅极到一个第二管芯的栅极的一个第二阻抗，它将大幅度衰减第二个频率。根据第一实施例，该导线采取具有一个或者多个跳线与薄膜电阻串联的形式。根据第二实施例，其采取的形式为具有一个或多个具有预定阻抗特征的曲折带状线，并具有一个或多个栅极焊点，通过长跳线与其各自对应的栅极相连接。
文档编号H01L23/48GK1625807SQ03802909
公开日2005年6月8日 申请日期2003年1月27日 优先权日2002年1月29日
发明者理查德·B·弗雷 申请人:先进电力技术公司