专利名称：Cmos图像传感器的制作方法
技术领域：
本发明涉及在半导体基板上将有源像素作矩阵配置并使X-Y寻址的CMOS图像传感器。
背景技术：
CMOS图像传感器的有源像素，由作为形成于半导体基板的受光元件的光电二极管与对这种光电二极管照射光并将产生的信号电荷进行传送、放大的多个MOS晶体管所构成，以这些元件的组合作为像素单元并将其多个在半导体体基板上作矩阵配置而成像素部。为了一个光电晶体管的传送，基本上需要复位晶体管、放大晶体管以及行地址用的选择晶体管的组合。
对多个发光电二极管共用一个这种组合以谋求信号处理的效率化的构造也已知晓。通常，对一对光电极二极管配置共用的放大部的传感器已实用于数字摄像机、移动设备、带照相机的便携电话中。这种构造中，为了轮流地从一对光电二极管取出信号电荷，使读取晶体管附属于各二极管并进行信号转换。而且在像素部的周边部配置具有时序发生电路、垂直线扫描电路、噪声抵消电路、水平行扫描电路、输出放大器的读出部。
以下参照图10至图12说明现有例。图10为矩阵配置图，图11为主要部分的电路图，图12示出主要部分的布局。
图中，CMOS图像传感器的像素部1是将多个单元Ce二维地配置为大致成正方格子状矩阵而成的，一个单元Ce的像素由2个即第1及第2光电极二极管12a、12b所构成。然后，电路结构如图11所示，两个第1及第2光电二极管12a、12b连接到各与自对应地设置的读出晶体管13a、13b的源极，而供给各自读出脉冲的读出线15a、15b连接到各读出晶体管13a、13b的栅极14a、14b上。
读出晶体管13a、13b的漏极由共同的浮动扩散区域16形成，浮动扩散区域16利用金属布线连接到放大晶体管17的栅极18与复位晶体管19的源极20。放大晶体管17的漏极21与选择晶体管22的源极是共同的，选择晶体管22的漏极23接到电源线24，供给选择脉冲的选择线26连接到选择晶体管22的栅极25。放大晶体管17的源极由源极扩散区域27形成，信号线28连接到该源极扩散区域27。
另一方面，复位晶体管19的漏极与相邻的单元Ce的选择晶体管22的漏极23是共同的，接到复位漏极电压源的电源线24，供给复位脉冲的复位线30连接到复位晶体管19的栅极29。
此外，布局如图12所示，在水平方向上隔开规定间隔只配置一起做成方形的第1光电二极管12a或第2光电二极管12b，而在垂直方向上隔开规定间隔交替地配置第1光电二极管12a与第2光电二极管12b。然后，在同一单元Ce的垂直方向邻接的第1光电管12a与第2光电管12b之间，使其间夹着浮动扩散区域16地设置读出线15a、15b，水平地延伸在图案的中间部分。读出线构成读出晶体管13a、13b的栅极14a、14b，并供给读出脉冲。
此外，在第1光电二极管12a的垂直方向上方侧，设置形成供给复位脉冲的复位晶体管19的栅极29的复位线30，使设置规定间隔并延伸在水平方向上。另一方面，在第2光电二极管12b的垂直方向下方则，与下方侧的邻接单元的第1光电二极管12a之间，设置形成供给选择脉冲的选择晶体管22的栅极25的选择线26，使与同一相邻的单元的复位线30之间设置规定间隔并延伸在水平方向上。
又，在成为复位晶体管19的栅极29的复位线30的中间部分，在其下侧形成源极20，在上侧形成与邻接单元的选择晶体管22的漏极23共同的漏极。又，在其间夹着第2光电二极管12b的读出线15b与选择线26之间，在第2光电二极管12b的近旁形成放大晶体管17的栅极18。在栅极18的垂直方向上侧形成放大晶体管17的源极扩散区域27，而在其下侧与选择线26之间形成也作为选择晶体管22的源极的放大晶体管17的漏极21。
又，在选择线26与垂直方向下方侧邻接的单元的复位线30之间，与选择晶体管22的源极相对应，形成也作为邻接单元的复位晶体管19的漏极的选择晶体管22的漏极23。
在如上述构成的图案的各单元中，相对于也作为垂直方向配置的各单元的复位晶体管19的漏极的选择晶体管22的漏极23，配布用相互连接各自的Al线的电源线24。同样，对配置在垂直方向上的各单元Ce的放大晶体管17的源极扩散区域27，输出利用读出脉冲读出的信号的信号线28用Al线分别与其连接。
又，对各单元Ce，在浮动扩散区域16与放大晶体管17的栅极18以及复位晶体管19的源极20中，为了将它们分别连接，用Al线配布连接线，如连接浮动扩散区域16与放大晶体管17的栅极18的连接线31，连接浮动扩散区域16与复位晶体管19的源极20的连接线32。又，上述各晶体管13a、13b、17、19、22的栅极14a、14b、18、25、29用多晶硅形成。
然而，对于上述的现有技术，必须用第1、第2光电二极管12a、12b，还用读出晶体管13a、13b、放大晶体管17、复位晶体管19、选择晶体管22构成一个单元Ce，与此相对，在同一面上布局形成读出线15a、15b、选择线26、复位线30，并用Al布线设置电源线24、信号线25、连接线31、32。因此，第1及第2光电二极管12a及12b的面积只占单元ce的全部面积的20～30％左右，而且在谋求使传感器的析像度提高的高集成化时，难以实现，提高析像度等方面存在限度。而且，读出线15a与连接线32相交叉，形成交叉部40。
另一方面，除了浮动扩散层16还存在与复位晶体管的源极20的连接线32，带来电容量的增加，使相对于信号电荷量的信号输出变化即使放大器增益下降成为高灵敏度传感器实现的障碍。
发明内容
鉴于上述的情况而作成本发明，其目的在于提供通过有效地配置构成单元的元件和布线等，可不将元件、存线等做得特别小或细线化而实现高集成化，能提高析像度等的CMOS图像传感器。
本发明的一种形态的CMOS图像传感器，将由光电二极管与多个MOS晶体管构成的多个单元成矩阵形状地配置在半导体基板上而成，所述单元由下述各部分构成形成于半导体基板上的第1与第2光电二极管；连接于所述第1光电二极管并读出其信号电荷的第1读出晶体管；连接于所述第2光电二极管并读出其信号电荷的第2读出晶体管；连接于所述第1和第2读出晶体管并传送信号电荷的浮动扩散区域；连接于所述浮动扩散区域并复位该区域的电位的复位晶体管；其栅极连接于所述浮动扩散区域并放大信号电荷的放大晶体管；选择地访问所述放大晶体管的选择晶体管；所述单元各自连接于分别延伸在上述矩阵配置的水平方向上的4条栅极线即所述第1及第2读出晶体管的读出线、所述复位晶体管的复位线以及所述选择晶体管的选择线，所述单元连接于分别延伸在上述矩阵配置的垂直方向上并连接所述复位晶体管及选择晶体管的电源线及连接所述放大晶体管的信号线，所述栅极线每2线以双层配线层延伸，所述第1及第2光电二极管夹着所述第1及第2读出晶体管的读出线互相分开地配置，所述浮动扩散区域大致做成方形，所述第1及第2读出晶体管及所述复位晶体管在半导体基板内连接于所述浮动扩散区域的各边上。
如上所述，通过用共同的方形浮动扩散区域直接连接一对读出晶体管及其复位晶体管，而且使栅极线为双层配线，可谋求光电二极管面积的扩大，与单元的配线的有效配置。
本发明的另一形态的CMOS图像传感器，将多个具备成对的2个光电二极管，分别连接于所述光电二极管、成对读出光电二极管信号的读出晶体管，放大所述信号的放大晶体管，复位所述信号的复位晶体管，选择所述放大晶体管的选择晶体管的单元以沿垂直方向、水平方向二维的规定间距成矩阵配置而成，所述单元的2个所述光电二极管隔开地配置在所述矩阵配置在垂直方向上，所述成对的读出晶体管配置于所述成对的光电二极管之间，共同拥有成为漏极的浮动扩散区域，所述浮动扩散区域大致形成为方形，所述复位晶体管直接邻接所述浮动扩散区域地设置，构成对应于各光电二极管的所述读出晶体管的各自栅极的读出线从所述垂直方向的两侧夹着浮动扩散区域地对向配置，在所述成对读出晶体管的所述读出线所夹的区域，形成所述放大晶体管、复位晶体管、选择晶体管。
单元的各光电二极管对应的所述读出晶体管的各自栅极被对向配置，使从垂直方向两侧夹着设置于所述光电二极管之间的大致为方形的浮动扩散区域。或者，所述单元的各光电二极管对应的所述读出晶体管的各自栅极，沿着相对于所述光电二极管共同设置的大致为方形的浮动扩散区域的相邻边互相正交地设置形成，在所述浮动扩散区域不经由中途配线而直接邻接地设置复位晶体管。
如上所述，通过将一对读出晶体管及复位晶体管用共用的方形浮动扩散区域直接连接，可谋求与单元的配线的有效配置。
图1示出本发明的第1实施形态的矩阵的电路简图。
图2为本发明的第1实施形态的单元电路图。
图3示出本发明的第1实施形态的主要部分布局平面图。
图4为说明第1实施形态的、描述势阱图的图3的A-A’线的断面图。
图5为说明第1实施形态的动作的脉冲波形图。
图6示出第1实施形态的变形例电路图。
图7示出本发明的第2实施形态的矩阵的电路简图。
图8为本发明的第2实施形态的单元电路图。
图9A示出本发明的第2实施形态的主要部分布局平面图。
图9B为图9A的主要部分扩大平面图。
图10示出现有装置的矩阵电路图。
图11为现有装置的单元电路图。
图12示出现有装置的主要部分的布局平面图。
具体实施方法以下参照
本发明的实施形态。各图中同一符号的部分表示相同部分。
第1实施形态用图1至图5说明第1实施形态。图1表示在半导体基板上配置多个单元Ce1的矩阵图，R1、R2是表示施加读出脉冲R1、R2并读出光电二极管52a、52b的信号电荷的读出晶体管栅极区域，与之相连的是复位晶体管栅极部RS及放大晶体管和选择晶体管部AMP。
图中，在矩阵水平方向的左侧示出发生读出脉冲R1、R2的外围电路Y驱动器电路(R1、R2)，在图的右侧示出发生复位脉冲、寻址脉冲的外围电路Y驱动电路(RS、ADD)。图下测示出用来依次读出矩阵垂直方向上信号线的信息的外围电路读出电路。
在矩阵的水平方向X上延伸着被施加读出脉冲的第1、第2读出线54a、54b、被施加复位脉冲的复位线69以及被施加寻址脉冲的选择线65。这些线是控制各晶体管栅极的栅极线。在矩阵的垂直方向Y上延伸着电源线68与信号线62。单元Ce1与水平方向上延伸的4条栅极线54a、54b、65、69及垂直方向上延伸的电源线68、信号线62相连接。
本实施例中RS部存在于读出线54a、54b之间，与读出线之间不交叉。
图中，CMOS图像传感器的像素部101是在半导体基板上将多个单元Ce1按水平、垂直2维地作大致为正格子状矩阵配置而成，1个单元Ce1的像素由2个即第1及第2光电二极管52a、52b所构成。
本实施形态中第1读出晶体管53a的第1读出线54a与复位晶体管59的复位线69通过层间绝缘层103(图4)层叠作为双层配线层104。第2读出晶体管53b的第1读出线54b与选择晶体管62的选择线65通过层间绝缘层103(图4)层叠作为双层配线层105。
图3所示的布局中，这些双层配线层104、105在矩阵的水平方向上延伸并平行地被配置。光电二极管52a、52b配置于这些配线层的外侧，使内侧夹着第1及第2读出晶体管53a、53b及双层配线层104、105那样地定位。此外，连接于第1及第2读出晶体管的漏极的浮动扩散区域56、复位晶体管59、放大晶体管57以及选择晶体管62配置于双层配线层的内侧区域。
浮动扩散区域56做成方形，第1及第2读出晶体管53a、53b的漏极分别连接于该区域的4边中互相相对的2边56a、56b。复位晶体管59的源极连接于2边56a、56b所夹的1边上。
详细地说，如图2所示，各单元及2个即第1及第2光电二极管52a、52b中，各自对应地设置读出晶体管53a、53b并连接其源极。各读出晶体管53a、53b的栅极兼作供给各自读出脉冲的读出线54a、54b，读出晶体管53a、53b的漏极由共同的浮动扩散区域56形成。然后，相对于2个即第1及第2光电二极管52a、52b而言，共同设置放大晶体管57、复位晶体管59、选择晶体管62。
此外，布局配置如图3所示，在同一单元内，在水平方向上以规定间隔仅配置做成在水平方向为长边的长方形的第1光电二极管52a或第2光电二极管52b。而在垂直方向上，同一单元内的第1光电二极管52a与第光电二极管52b之间设置规定间隔，使与水平方向的邻接单元的第1光电二极管52a与第2光电二极管52b相邻地，交替地定位第1光电二极管52a与第2光电二极管52b。
配置在矩阵水平方向的各列的单元Ce1共同的第1读出线54a与第2读出线54b延伸在第1光电二极管52a与第2光电二极管52b之间。第1读出线54a是第1光电二极管52a侧的读出晶体管53a的栅极线。第2读出线54b是第2光电二极管52b侧的读出晶体管53b的栅极线。读出线54a、54b由多晶硅形成，而且各自与供给读出脉冲的读出线端部55a。55b相连接。
又，读出晶体管53a的栅极(第1读出线)54a与读出晶体管53b的栅极(第2读出线)54b之间，水平方向上依次配置大致为方形的浮动扩散区域56、接着用元件分离区域F隔开规定间隔、放大晶体管57的大致为方形的源极扩散区域67。与源极扩散区域67相邻配置放大晶体管57的方形栅极58，与栅极58相邻配置放大晶体管57的方形漏极61，进而以该漏极61区域作为源极，在其间设定规定间隔，对每个单元Ce1配置选择晶体管62的方形漏极63。
另一方面，以读出晶体管53a的栅极(第1读出线)54a与读出晶体管53b的栅极(第2读出线)54b分别作为下层，在这些层的上层，与多晶硅形成的复位晶体管59的栅极69a连接的复位线69及与选择晶体管62的栅极65a连接的选择线65，其各自与读出线之间设置绝缘层，在水平方向上延伸。而且，对于复位晶体管59的栅极69a从复位线69突出的形成，配置于浮动扩散区域56与邻接于水平方向的单元Ce1的选择晶体管62的漏极63之间，或选择晶体管62的漏极63与邻接于水平方向的单元Ce1的浮动扩散区域56之间。
选择晶体管62的栅极65a，从选择线65突出地形成，配置于放大晶体管57的漏极61与选择晶体管62的漏极63之间。又，在复位线69中，供给复位脉冲的复位线端子70连接于复位线端部，在选择线65中，供给选择脉冲的选择线端子65a连接于选择线。
在如上述构成的布局的各单元Ce1中，在垂直方向上用Al配线直接布线电源线64。单元Ce1的复位晶体管59的漏极与选择晶体管62的漏极63是共同的，电源线64以列单位各自相互连接。对于垂直方向上配置成列状的各单元Ce1的放大晶体管57的源极扩散区域67，输出由读出脉冲读出的信号的信号线68通过Al配置连接到每一个。而且对每个单元Ce1，连接浮动扩散区域56与放大晶体管57的栅极58的连接线73利用Al线布线。
又，上述中对放大晶体管57的栅极58，如图4所示，也可使与读出晶体管53a、53b的栅极54a、54b同层，或者使与复位晶体管59的栅极69a与选择晶体管62的栅极65a同层，由相同的多晶硅形成，或者也可作为不同的层由别的多晶硅层、金属层形成。
作为本实施例的变形例如图6所示那样，选择线65、复位线69作为双层配线也可以在上下邻接的单元的光电二极管52a、52b的间隙部中间通过。
对于CMOS图像传感器的概要动作根据图5所示的驱动脉冲波形、图4所示的图3A-A’线的断面图、图4所示的各处的势阱的变化图进行说明。
图5示出施加于读出晶体管的栅极(读出线)53a、53b各读出脉冲R1、R2，施加于复位晶体管的栅极69a的复位线69有关的复位脉冲波形RS(69)，施加于选择晶体管的栅极65a的选择线65有关的寻址脉冲波形ADD(65)的时序图。
图4描述了作为以扩散设置了半导体基板100上的光电二极管52a、52b及浮动扩散区域56到放大晶体管57的栅极58的连接线的金属线73。
图中表明了各与部分对应的势阱的变化。用箭头示出对应于脉冲波形的各高电平H、低电平L的势阱变化的变化量。
作为驱动方法，首先使施加于复位晶体管的栅极69a的复位脉冲(RS(69))为高电平，复位浮动扩散区域56的电位为复位晶体管的漏极电位(一定电位)(T1)。其次对选择晶体管的栅极65a施加地寻址脉冲(ADD(65))的高电平，检测来自光电二极管52a的信号电荷的转送前的源极扩散区域67的电位(T2)。
接着使施加于读出晶体管的栅极54a的读出脉冲(R1(54a))为高电平，从光电二极管52a向浮动扩散区域56转送信号电荷(T3)。该浮动扩散区域56的电位变化经连接线73传送到放大晶体管的栅极58，一当施加到选择晶体管的栅极65a的寻址脉冲为高电平时，源极扩散区域67的电位就变化(T4)。这时，通过取出与无上述信号电荷的状态的差来抑制输出电路的噪声成分。接着，对复位晶体管的栅极69a再次施加复位脉冲的高电平，再次复位浮动扩散区域65的电位为复位晶体管的漏极电位(规定电平)(T5)。
以下同样地用读出脉冲(RS(54b))进行光电二极管52b的信号电荷的读出。
又，对于与像素列的第3行、第4行的垂直方向下方相邻接的、在水平方向上排列的各单元Ce1的第1、第2光电二极管52a、52b也与上述第1行、第二行同样的使浮动扩散区域56为共同的，进行信号电荷的读出。此外，通过对于以下各行也同样地反复操作，进行有关作为像素部10的像素全部的第1、第2光电二极管52a、52b的读出。
按照以上的结构，由于在对向地配置于读出晶体管53a、53b之间的读出晶体管53a、53b的栅极54a、54b之间，进一步设置浮动扩散区域56，并与浮动扩散区域56相邻接的设置在读取信号之后将其复位到规定电位的复位晶体管59，所以现有布局(图10～图12)中必要的连接浮动扩散区域16与复位晶体管19的源极20的连接线32就不再需要。由此，单元Ce1内的输出电路的高集成化成为可能，可实现传感器整体的高集成化，提高析像度。
另一方面，根据本实施形态，通过将现有装置的复位晶体管的源极与用来连接它的连接线32(图12)变得没有必要，带来的优点是比现有装置更提高相对于信号电荷量的信号输出的变化、即放大器的增益。该放大器增益的增加约达30％。
又，由于将第1光电二极管52a与第2光电二极管52b取作较长的长方形，其间对于以元件分离区域的宽度决定的规定间隔分别配置于水平方向上，而且垂直方向上在第1光电二极管52a与第2光电二极管52b之间，对每个单元Ce1配置共同的输出电路，所以从各光电二极管单元来看，光电二极管间元件分离区域的宽度约减为一半，由此，第1光电二极管52a与第二光电二极管52b的面积面可以取得大，可增加相对于单元Ce1整个面积的占积率。
相对于光电二极管52a的水平方向的宽度而言，读出用浮动扩散区域56的水平方向宽度如图3那样十分小，而且在光电二极管相互水平方向的间隙部只存在元件分离区域。因此如图6那样，光电二极管52a相对于垂直相邻的光电二极管52b可在水平方向X上互相错开。由此错开成方格花纹，也可容易地实现提高析像率的布局。
第2实施形态以下通过图7至图9说明第2实施形态。图7示出矩阵图，R1、R2表示施加读出脉冲R1、R2的光电二极管的读出晶体管栅极区域，RS表示复位晶体管栅极部分，AMP表示放大晶体管和选择晶体管部分。
图中左侧示出发生读出脉冲R1、R2的外围电路Y驱动器电路(R1、R2)，右侧示出发生寻址脉冲的外围电路Y驱动器电路(RS，AMP)。下侧示出依次读出信号线的信息用的外围电路读出电路。
图7的实施例RS部分通过迂回读出线54a而没有交叉部分。
图8、图9A、图9B中，CMOS图像传感器的像素部201将多个单元Ce2配置成2维矩阵而成，一个单元Ce2的像素由2个即第1及第2光电二极管52a、52b构成，与图2所示的结构相同。
也就是说，在各单元Ce2的2个即第1及第2光电二极管52a、52b中分别对应地设置读出晶体管53a、53b，供给各自读出脉冲的读出线端子55a、55b连接于各读出晶体管53a、53b的栅极54a、54b。读出晶体管53a、53b的漏极由共同的浮动扩散区域56形成。此外，对于2个即第1及第2光电二极管52a、52b，共同设置放大晶体管57、复位晶体管59、选择晶体管62。
布局如图9A所示，以规定间隔在水平方向上仅配置做成平行的四边形的第1光电二极管52a或第2光电二极管52b，在垂直方向上在各自之间设置规定间隔、交替定位地配置第1光电二极管52a与第2光电二极管52b。各配置的第1光电二极管52a与第2光电二极管52b都将长边位于水平方向上。配置使得例如第1光电二极管52a其下侧长边比上侧长边位于更左方向，而第2光电二极管52b其下侧长边比上侧长边位于更右方向，同一单元Ce2的第1光电二极管52a的下侧长边521a与第2光电二极管52b的上侧长边521b在垂直方向上以规定间隔相对。
然后，在同一单元Ce2的第1光电二极管52a与第2光电二极管52b之间中直到两光电二极管52a、52b的相对长边521a、521b间与邻接单元Ce2之间，设置沿水平方向延伸的第1双层栅极线202。栅极线202具有凸向垂直方向下方侧的大致成直角弯曲的第1V字形部分74a。以多晶硅形成的读出晶体管53a的栅极54a形成双层结构的下层，中间设置层间绝缘层，以相同的多晶硅形成的读出晶体管53b的栅极54b形成其上层，对各自相邻的各单元Ce2也同样设置地延伸于水平方向上。
另一方面，垂直方向上邻接的单元Ce2之间设置沿水平方向X延伸的第2双层栅极线203。第2双层栅极线设置于第2光电二极管52b的下侧长边521b与邻接单元Ce2的第1光电二极管52a的上边长边521a之间。该栅极线203在沿光电二极管的两长边的水平部分与邻接的单元Ce2之间形成凸向垂直方向下方侧的大致成直角弯曲的第2V字形部份74b。
配置以多晶硅形成双层结构下层的复位晶体管59的栅极69与其间隔以层间绝缘层并以相同多层硅形成上层的选择晶体管62的栅极65，对各自水平方向上相邻的各单元Ce2也同样设置地延伸。
这样一来，形成了配置浮动扩散区域56的第1区域部分75a与配置放大晶体管57的第2区域部分75b。该第1区域部分75a通过第1V字形部分74a与第2V字形部分74b，再通过第1光电二极管52a的右侧短边与水平方向邻接单元Ce2的第2光电二极管52b的左侧短边形成大致的方形。而且该部分与第1光电二极管52a的水平方向右侧相邻地形成。第2区域部分75b以第1V字形部分74a为间隔形成于第2光电二极管52b的水平方向右侧。
又，至于读出晶体管53a的栅极54a，是从第1V字形部分74a的开口端向着第1区域部分75a内侧沿第1光电二极管52a的右侧短边直角地突出部位76，以与栅极54a相同的深度伸出。至于复位晶体管59的栅极69，从水平部分向着第1区域部分75a内侧，根部为直角，而前端部分与栅极54a的突出部位76正交的突出部位77，与栅极69有相同的深度。栅极54a的突出部76与栅极69的突出部77，中间设置层间绝缘层，形成于不同的深度上。
读出晶体管53a、53b的栅极54a、54b上连接着供给读出脉冲的对应的读出线端子55a、55b。供给复位脉冲的复位线69连接于复位晶体管59的栅极77，选择晶体管62的栅极由供给选择脉冲的选择线65形成。
又，在第1区域部75a内配置方形的浮动扩散区域56与台形选择晶体管62的漏极63，使夹着形成复位晶体管59的栅极的突出部位。
图9B示出扩大的图形，方形的浮动扩散区域第1至第4各边56c、56d、56e、56f相对于所述矩阵配置的水平方向X配置成大致45°的方向。沿相邻的第1边56c与第2边56d，且互相垂直地配置上述第1及第2读出晶体管的栅极76、54b。与第3边56f相对地配置复位晶体管62的栅极69。在第4边56e的方向配置放大晶体管57，从浮动扩散区域56到放大晶体管的栅极58引出金属接线73。
在第2区域部分75b内配置方形的源极扩散区域67与方形的放大晶体管57的漏极61，使平行于第2光电二极管52b的左侧短边的方形的放大晶体管67的栅极58夹在中间。
然后，如上结构的布局的各单元Ce2中，相对于也作为配置在Y方向上的各单元Ce2的复位晶体管59的漏极的选择晶体管62的漏极63，各自相互连接地用Al线直接布线电源线64。同样，相对于配置在垂直方向上的各单元Ce2的放大晶体管57的源极扩散区域67，输出用读出脉冲读出的信号的信号线68用Al线相互连接地布线。而且对每个单元Ce2，连接浮动扩散区域56与放大晶体管57的栅极58的连接线73用Al线布线。
按照上述，将读出晶体管53a的栅极54a与读出晶体管53b的栅极54b做成上下2层形成双层配线202，在水平方向X上延伸，将复位晶体管59的栅极69与选择晶体管62的栅极65同样做成双层配线203，在水平方向X上延伸。而且将层叠成各上下2层的栅极线54a、54b与栅极线65、69交替地配置在垂直方向Y上。而且在单元内交替配置的间隔仅在水平方向上配置做成平行四边形的第1光电二极管52或第2光电二极管52b。通过垂直方向上交替配置，能将第1光电二极管52a与第2光电二极管52b的面积取得较大，使增大相对于单元Ce2全体面积的占积率。
又，对读出晶体管53a。53b、复位晶体管59、选择晶体管62的各栅极54a、54b、69、65，每个单元Ce2形成弯曲成大致直角的第1、第2V字形部分74a、74b，设置第1、第2区域部分75a、75b，在这些区域部分75a、75b内配置2个读出晶体管53a、53b共同的浮动扩散区域65和放大晶体管57的栅极58。这时，由于方形的浮动扩散区域56相对于水平方向以大致倾斜45°的状态配置，故在垂直方向的宽度约减小0.7倍。
这样，第1光电二极管52a与第2光电二极管52b的垂直方向的配置间隔仅由邻接单元Ce2的元件分离区域的宽度、层叠化后的读出晶体管53a、53b、复位晶体管59、选择晶体管62的各栅极54a、54b、69、65的宽度来决定，由此在垂直方向上的高集成化成为可能。
又，由于使在第1、第2区域部分75a、75b内设置浮动扩散区域56，并与浮动扩散区域56邻接地设置在信号读出后将其复位到规定电位的复位晶体管59，故现有布局中所必要的将复位晶体管59的源极60与浮动扩散区域56连接的连接线就不必要。通过这样的结构，单元Ce2内的输出电路的高集成化成为可能，可实现传感器全体的高集成化，提高析像度。
如将本发明的实施形态与采用矩阵图的现有装置作比较的话，关于图10中所示的现有装置的特征如图中虚线所示，从浮动扩散区域至RS之间读出线15a形成交叉部40，这样，图11、12所示那样复位晶体管的源极区域20及连接线32成为必要。
图7所示的本实施形态的矩阵图中能够迂回读出线，故没有交叉部。
由以上说明可见，采用本发明就可有效地配置构成单元的元件和布线等，能高集成化，而且可提高光电二极管面积30％以上，而且使电荷电压变换增益提高并增加定时增益，可实现提供高灵敏度传感器等的效果。
权利要求
1.一种CMOS图像传感器，将由光电二极管与多个MOS晶体管构成的多个单元成矩阵形状地配置在半导体基板上而成，所述单元由下述各部分构成形成于半导体基板上上的第1与第2光电二极管；连接于所述第1光电二极管并读出其信号电荷的第1读出晶体管；连接于所述第2光电二极管并读出其信号电荷的第2读出晶体管；连接于所述第1和第2读出晶体管并传送信号电荷的浮动扩散区域；连接于所述浮动扩散区域并复位该区域的电位的复位晶体管；其栅极连接于所述浮动扩散区域并放大信号电荷的放大晶体管；有选择地寻址所述放大晶体管的选择晶体管；所述单元各自连接于分别延伸在上述矩阵配置的水平方向上的4条栅极线即所述第1及第2读出晶体管的读出线、所述复位晶体管的复位线以及所述选择晶体管的选择线，所述单元连接于分别延伸在上述矩阵配置的垂直方向上并连接所述复位晶体管及选择晶体管的电源线及连接所述放大晶体管的信号线，所述地址线每2线以双层层叠延伸，所述第1及第2光电二极管夹着所述第1及第2读出晶体管的读出线互相分开地配置，所述浮动扩散区域大致做成方形，所述第1及第2读出晶体管及所述复位晶体管在半导体基板内连接于所述浮动扩散区域的各边上。
2.如权利要求1所述的CMOS图像传感器，其特征在于，所述第1及第2读出晶体管连接到所述浮动扩散区域的对面的边上，所述复位晶体管连接于所述对面的边所夹的一边上。
3.如权利要求1所述的CMOS图像传感器，其特征在于，所述第1及第2读出晶体管连接到所述浮动扩散区域的邻接的边上。
4.如权利要求1所述的CMOS图像传感器，其特征在于，所述浮动扩散区域构成所述第1及第2读出晶体管以及所述复位晶体管的一方电极。
5.如权利要求1所述的CMOS图像传感器，其特征在于，所述第1及第2读出晶体管、所述浮动扩散区域、所述复位晶体管、所述放大晶体管以及所述选择晶体管配置于各自延伸在所述矩阵配置的水平方向上的4条地址线所夹的区域。
6.如权利要求1所述的CMOS图像传感器，其特征在于，所述第1及第2光电二极管对向地配置在矩阵配置的垂直方向上。
7.如权利要求1所述的CMOS图像传感器，其特征在于，所述第1及第2光电二极管对向地且相互水平方向上错开地配置于矩阵的垂直方向上。
8.如权利要求1所述的CMOS图像传感器，其特征在于，所述方形的浮动扩散区域的第1至第4各边相对于矩阵配置的水平方向大致成45°方向配置，沿相邻的第1边与第2边并且互相垂直地配置所述第1及第2读出晶体管的栅极，与所述第3边相对配置所述复位晶体管的栅极，在第4边方向上配置所述放大晶体管，从而所述浮动扩散区域至所述放大晶体管的栅极引出金属线。
9.如权利要求1所述的CMOS图像传感器，其特征在于，所述双层地址线的一方是所述第1读出晶体管的读出线与所述复位晶体管的复位线。
10.如权利要求1所述的CMOS图像传感器，其特征在于，所述双层地址线的一方是所述第1读出晶体管的读出线与所述第2读出晶体管的读出线。
11.如权利要求1所述的CMOS图像传感器，其特征在于，各自延伸在所述矩阵配置的水平方向上的4条地址线由多晶硅形成，延伸在所述垂直方向上的2线是金属线。
12.一种CMOS图像传感器，将由光电二极管与多个MOS晶体管构成的像素单元在半导体基板上配置成矩阵形状而成，其特征在于，所述单元由下列各元件组成形成在半导体基板上的第1与第2光电二极管，源极接到所述第1光电二极管并读出其信号电荷的第1读出晶体管，源极接到所述第2光电二极管并读出其信号电荷的第2读出晶体管，连接于所述第1与第2读出晶体管的漏极并传送信号电荷的浮动扩散区域，源极接到所述浮动扩散区域并复位该区域的电位的复位晶体管，栅极通过金属线接到所述浮动扩散区域并放大信号电荷的放大晶体管，漏极接到所述放大晶体管的源极选择地寻址所述放大晶体管的选择晶体管；所述单元分别与下列各线相连接作为分别延伸在所述矩阵配置的水平方向上的4条地址线的所述第1及第2读出晶体管的读出线，所述复位晶体管的复位线以及所述选择晶体管的选择线，分别延伸在所述矩阵配置的垂直方向上、连接到所述复位晶体管的漏极及选择晶体管的漏极的电源线以及连接到所述放大晶体管的漏极的信号线，所述地址线每两条线双层层叠并延伸，所述第1及第2光电二极管夹着所述第1及第2读出晶体管的栅极线并隔开距离地配置，所述浮动扩散区域做成大致的方形，所述第1及第2读出晶体管以及所述复位晶体管在半导体基板内连接到所述浮动扩散区域的各边。
13.一种CMOS图像传感器，将具备成对的2个光电二极管、各自接到所述光电二极管并读出光电二极管的信号的成对的读出晶体管、放大所述信号的放大晶体管、复位所述信号的复位晶体管、选择所述放大晶体管的选择晶体管的单元，在垂直方向、水平方向上二维的以规定节距成多个格子状的作矩阵配置而成，所述成对的读出晶体管、所述复位晶体管以及所述选择晶体管的各个栅极由所述矩阵配置的水平方向上延伸的栅极线形成，其特征在于，所述栅极线至少2条在层方向上形成重叠的双层配线层，所述单元的2个所述光电二极管在矩阵配置的垂直方向上隔开地配置，所述成对读出晶体管共同具有成为漏极的浮动扩散区域并配置于2个所述光电二极管之间，所述浮动扩散区域形成大致的方形，设置所述复位晶体管直接邻接于所述浮动扩散区域。
14.如权利要求13所述的CMOS图像传感器，其特征在于，沿所述方形的浮动扩散区域的邻接的边互相垂直地设置成对的读出晶体管的栅极，与该读出晶体管的栅极成大致45°方向地将成对的光电二极管配置于水平方向上，同时在未用复位晶体管的栅极覆盖的其余的浮动扩散区域的一边方向上配置所述放大晶体管的栅极，引出从所述浮动扩散区域到所述放大晶体管的栅极的配线。
15.一种CMOS图像传感器，将具备成对的2个光电二极管、各自接到所述光电二极管并读出光电二极管的信号的成对的读出晶体管、放大所述信号的放大晶体管、复位所述信号的复位晶体管、选择所述放大晶体管的选择晶体管的单元，在垂直方向、水平方向上二维的以规定节距成多个格子状的作矩阵配置而成，其特征在于，所述单元的2个所述光电二极管在矩阵配置的垂直方向上隔开地配置，所述成对读出晶体管共同具有成为漏极的浮动扩散区域并配置于2个所述光电二极管之间，使所述成对地读出晶体管的栅极对应于各光电二极管地设置；所述浮动扩散区域形成大致的方形，设置所述复位晶体管直接邻接于所述浮动扩散区域，构成对应于各光电二极管的所述读出晶体管的各自的栅极的读出线使从所述垂直方向的两侧夹着浮动扩散区域的对向配置，在所述成对的读出晶体管的读出线所夹的区域中形成所述放大晶体管、复位晶体管、选择晶体管。
16.如权利要求15所述的CMOS图像传感器，其特征在于，所述单元的各光电二极管对应的所述读出晶体管的各栅极沿相对于所述光电二极管共同设置的大致为方形的浮动扩散区域的邻接边互相正交地设置，同时与所述浮动扩散区域邻接地设置复位晶体管。
17.如权利要求15所述的CMOS图像传感器，其特征在于，在所述矩阵的垂直方向上邻接的所述成对的2个光电二极管的中心在水平方向上互相错开。
全文摘要
通过有效地配置构成单元的元件和配线等提供使高集成化、析像度提高的CMOS图像传感器。将多个用共同的晶体管部分从2个即第1及第2光电二极管读出信号的单元配置于垂直方向、水平方向上成为矩阵的CMOS图像传感器中，在垂直方向上分开配置第1及第2光电二极管。晶体管部分具有一对读出用、复位用、放大用以及选择用晶体管，一对读出用与复位用的各晶体管与做成大致为方形的浮动扩散区域相邻地设置。控制各晶体管的栅极的4条栅极线延伸于矩阵的水平方向，每2条作双层配线。
文档编号H01L31/028GK1497733SQ200310102828
公开日2004年5月19日 申请日期2003年10月13日 优先权日2002年10月11日
发明者关根弘一 申请人:株式会社东芝