专利名称：射频标签芯片与片外天线阻抗匹配片内自动调节的电路的制作方法
技术领域：
本发明属集成电路设计领域，具体涉及一种射频标签芯片与片外天线阻抗匹配片内自动调节的电路。
背景技术：
随着微电子技术的飞速发展，CMOS工艺已能制造应用于微波波段的芯片，射频电路能集成到大规模数字电路的芯片上。以CMOS工艺制造的低成本无线系统将会开拓出更为宽广的应用领域。射频标签就是一个前景非常好的应用领域。
当1973年条形码被推出时，其发明者曾经预言25年以后，将有一种新的技术来替代条形码。现在，射频标签已经走到人们面前。它不仅仅是条形码的简单替换品，更能综合无线通讯、微电子、互联网等最新信息技术，对所有社会产品进行从生产、销售、使用甚至回收处理进行全过程监控管理，极大地提高整个社会的运转效率。
射频标签的工作频段包括，1低频标签工作频率在30kHz-300kHz，典型的工作频率有125kHz，133kHz。2高频标签工作频率在3MHz-30MHz，典型的工作频率为13.56MHz。3超高频标签工作频率大于400MHz，典型工作频率为915MHz、2.45GHz、5.8GHz。
一个完整的射频标签通常包括射频标签芯片和天线还有阻抗匹配电路。图1是一个完整的射频标签示意图。天线输入阻抗是天线馈电点处的电压与电流之比，通常它是一个复阻抗，并且是频率的函数。阻抗值决定于天线自身的结构，电尺寸等因素之外，还与设置的环境以及馈电点有关。严格从理论上计算阻抗值比较苦难，工程上一般采用测量的办法确定。根据天线输入阻抗特性，选择和设计馈线以及必要的阻抗匹配装置，使天线与馈线有良好的匹配。由于天线的端口阻抗一般为一复数阻抗ZA，射频标签芯片端口阻抗为ZT，要实现天线到射频标签芯片的最大功率传输，必须使天线的端口阻抗与射频标签芯片端口阻抗成共轭匹配，实现这种匹配的通常做法是在天线端口和射频标签芯片端口见加入一个无源网络。这种无源网络通常被视为匹配网络。工作在低频和高频的射频标签的匹配网络一般由分立元件电感和电容组成，而工作在超高频的射频标签的匹配网络一般由微带线构成。一般的匹配网络一旦固定下来，便不太好调节。但由于工艺参数、环境温度、湿度、电磁噪声各方面的影响，有时原先设计的射频标签芯片端口阻抗和天线端口阻抗参数会有很大的偏移。这将直接影响到射频标签的工作距离、工作稳定、成品率等问题。
发明内容
本发明的目的在于提供一种射频标签芯片与片外天线阻抗匹配片内自动调节的电路，以克服现有的匹配网络参数漂移易受干扰不稳定的不足。
本发明提出的射频标签芯片与片外天线阻抗匹配的自动调节电路，由可编程阻抗匹配电容阵列1、控制电路2、计数时钟3、复位电路4、包括端口①和端口②的比较电路5、锁存器6、计数器7经电路连接构成。图2为射频标签芯片与片外天线阻抗匹配片内自动调节电路结构图。其中可编程阻抗匹配电容阵列1与计数器7和锁存器6之间通过M位数据信号相连，比较器5有两个端口分别来自计数时钟3和锁存器6，控制电路2和复位电路4与各个模块间通过控制信号相连。
本发明中，控制电路2根据自身的状态机控制计数时钟3与计数器7开始工作，对M位二进制进行一次遍历计数，每一次计数所输出的M位二进制数据将控制可编程阻抗匹配电容阵列1实现相应电容并联，并输出一个比较电平。图3是控制电路状态机状态转换图。下面具体结合图3具体介绍以下上电复位后电路工作情况。射频标签芯片上电复位后整个阻抗匹配片内自动调节电路进入状态0，复位电路4将可编程匹配电容阵列1、控制电路2、计数时钟3、计数器7、比较电路5和锁存器6进行初始化。经过初始化后计数器7和锁存器6中的值被设置为初始值，即M位二进制为全0，此时可编程阻抗匹配电容阵列1中的电容全部未被选中，并将此时片内电源VDD经1/n分压后的电平值送入比较电路5的输入端口①，计数时钟3开始工作，产生一定频率f的方波信号。复位完成后阻抗匹配片内自动调节电路进入状态S1，控制电路控制计数器加1，计数器7控制可编程阻抗匹配电容阵列1中的电容值，并将此时片内电源VDD经1/n分压后的电平值送入比较电路5的输入端口②，此时进入状态S3，控制电路2控制比较电路5进行比较，如端口①中的电平高，则将锁存器6中的数据再送回锁存器6，如果端口②中的电平高，则将计数器7中的数据送入锁存6。比较完后，控制器判断计数器是否遍历完一遍，如若未完成，则进入状态S2，并使锁存器6控制可编程阻抗匹配电容阵列1，将此时片内电源VDD经1/n分压后的电平值送入比较电路5的输入端口①，再使计数器加1，使计数器7中数据控制可编程阻抗匹配电容阵列1，将此时片内电源VDD经1/n分压后的电平值送入比较电路的输入端口②，进入状态S3，控制电路1控制比较电路5进行比较，如端口①中的电平高，则将锁存器6中的数据再送回锁存6，如果端口②中的电平高，则将计数器7中的数据送入锁存器6。如此反复M次，直到计数器中的数据遍历一次，阻抗匹配片内自动调节电路进入状态S4，由锁存器中的数据控制可编程阻抗匹配电容阵列的选取，直到下次上电复位再从新进入状态0。
本发明中，在M位二进制进行一次遍历计数时，每一次计数所输出的M位二进制数据将控制可编程阻抗匹配电容阵列实现相应电容并联，并输出一个比较电平，该电平将输入比较电路的一端，比较电路的另一端存放有上一次比较中大的那个电平，比较后，将电平值高的所对应的二进制数送入锁存器。
本发明中的可编程匹配电容阵列1，由M个容值大小成倍数关系的电容组成，见图4所示。具体容值为C0、2C0、4C0、8C0、…2MC0，可编程匹配电容阵列的输入为M位二进制数，通过这M位二进制数，可实现1-M个电容的并联，例若M为4，二进制数为0001，则只有C0被选中，并联后的总电容值为C0。若二进制数为0011，则C0、2C0都被选中，并联后的总电容值为3C0。通过对可编程匹配电容阵列M位输入使得射频芯片输入端的容性阻抗实现M种的选择。并通过控制器的控制，选出与天线端口最优阻抗匹配的电容组合，从而实现阻抗匹配的可调节。一般来说M的选取依赖于匹配网路自动调节的精度和范围还有芯片面积来决定，M一般取值在3-8之间。
图1为射频标签结构示意图。
图2为射频标签芯片与片外天线阻抗匹配片内自动调节电路结构图。
图3为控制电路状态机状态转换图。其中S1为上电复位，各模块初始化，S2为计数器开始工作，S3为计数器自加1，比较电路进行比较，S4为得出最高电平所对应的二进制数存入锁存器。
图4为可编程匹配电容阵列电路图。
图5为射频标签芯片与片外天线阻抗匹配片内自动调节电路在915MHz射频识别卡中的应用。
图中标号1为可编程阻抗匹配电容阵列，2为控制电路，3为计数时钟，4为复位电路，5为比较电路，6为锁存器，7为计数器，8为折合振子天线，9为微带线匹配，10为自动调节模块，11为桥式整流模块，12为电源产生模块，13为接收/发送模块，14为数字基带控制模块。
具体实施例方式
下面通过实施例进一步描述本发明。
实施例图5所示为本发明在915MHz射频标签中的应用实例。在本915MHz的射频标签中，天线采用的是折合振子天线(8)，片外匹配网络采用微带线匹配(9)，虚线框内是射频标签芯片，包括桥式整流模块(11)、电源产生模块(12)、接收/发送模块(13)、数字基带控制模块(14)和本发明中的射频标签芯片与片外天线阻抗匹配自动调节模块(10)。
在本实施例中，可编程匹配电容阵列最小电容取0.1pf，M值取4，既电容阵列中电容为0.1pf、0.2pf、0.4pf、0.8pf，通过不同并联组合可实现0.1pf-1.5pf的可调匹配电容。计数时钟产生的计数频率为500kHz，完成一次计数所需的时间为2us。由于一次比较之前要分别将计数器及锁存器中的数据送入比较电路，所以完成16次匹配电容比较所需实际时间为2×16×2us＝64us，加上复位等时间，在本实例中上电复位后实现一次阻抗匹配片内自动调节的时间＜100us。
在本实施例中，上电复位后，复位电路将阻抗匹配自动调节模块中的控制器复位，将其中的计数器设置为0000，锁存器中的数据设置为0000，计数器时钟开始振荡，产生500kHz的频率。此时可编程匹配电容阵列中所有的电容都未被选中，并联到芯片与外部匹配网络两个接口间的电容值为0。此时比较电路端口①中存入VDD/2的电平值。上电复位结束后，计数器自加1，并将计数器中的数据送入控制可编程匹配电容阵列，此时并联到芯片与外部匹配网络两个接口间的电容值为0.1pf，比较电路端口②中存入VDD/2的电平值，并对端口①和端口②中的电平值大小进行比较，如果端口①中的电平值高，将锁存器中的0000再送回锁存器，如果端口②中的电平值高，将计数器中的0001送回锁存器，等下次计数时钟到来，计数器自加1，控制器先将锁存器中的数据0000或0001送至控制可编程匹配电容阵列，将与其对应VDD/2电平值存入比较电路端口1，再将计数器中数据0002送至控制可编程匹配电容阵列，将与其对应VDD/2电平值存入比较电路端口②。比较电路对端口①和端口②中的电平值大小进行比较，如果端口①中的电平值高，将锁存器中的0000或0001再送回锁存器，如果端口②中的电平值高，将计数器中的0002送回锁存器。如此经过16次循环，找VDD最高时所对应的4位二进制值，并存入锁存器，此4位二进制数所对应的可编程匹配电容阵列中的电容并联值既为调节好的最优阻抗匹配情况，在下次上电复位前，芯片都通过此好的电容值对端口进行阻抗匹配调节。
权利要求
1.一种用于射频标签芯片与片外天线阻抗匹配片内自动调节的电路，其特征在于由可编程阻抗匹配电容阵列(1)、控制电路(2)、计数时钟(3)、复位电路(4)、比较电路(5)、锁存器(6)、计数器(7)经电路连接构成，其中可编程阻抗匹配电容阵列(1)与计数器(7)和锁存器(6)之间通过M位数据信号相连，比较器(5)有两个端口分别来自计数时钟(3)和锁存器(6)，控制电路(2)和复位电路(4)与各个模块间通过控制信号相连；上电复位后控制电路(2)通过计数时钟(3)和计数器(7)对可编程阻抗匹配电容阵列(1)进行选择并通过比较电路(5)比较实现阻抗匹配最优化。
2.根据权利要求1所述的自动调节阻抗匹配电路，其特征在于可编程阻抗匹配电容阵列(1)中，阵列中包含M个容值大小成倍数关系的电容，具体容值依次为C0、2C0、4C0、8C0、……2MC0，并且通过开关的选择实现1-M个电容的并联，从而实现阻抗匹配电路的可调节，这里M取3-8。
3.根据权利要求2所述的自动调节阻抗匹配电路，其特征在于在射频标签电复位后，片内控制电路和计数时钟与计数器开始工作，对M位二进制进行一次遍历计数，每一次计数所输出的M位二进制数据将控制可编程阻抗匹配电容阵列实现相应电容并联，并输出一个比较电平。
4.根据权利要求3所述的自动调节阻抗匹配电路，其特征在于比较电路对每个M位二进制计数后产生的电平进行比较并得出最高电平以及与其相对应的M位二进制数，并将该二进制数存入锁存器中。
5.根据权利要求4所述的自动调节阻抗匹配电路，其特征在于锁存器能根据控制器的控制及自身锁存的M位二进制数据可编程阻抗匹配电容阵列进行控制，实现1-M个电容的并联，从而实现阻抗匹配的自动调节。
全文摘要
本发明是用于射频标签芯片与片外天线阻抗匹配片内自动调节和电路。它由可编程匹配电容阵列、控制电路、复位电路、计数时钟、计数器、比较电路和锁存器构成。其中通过上电时对可编程匹配电容阵列进行自动设置使得射频标签芯片与片外天线实现最佳的阻抗匹配。本发明中，射频标签芯片与片外天线阻抗匹配自动实现最优，对电路工艺偏差能有效抑制，从而使得射频标签通讯距离增强，成品率提高。
文档编号H01L27/00GK1529362SQ20031010783
公开日2004年9月15日 申请日期2003年10月8日 优先权日2003年10月8日
发明者李强, 闵昊, 李 强 申请人:复旦大学