一种实现高速数字电路阻抗匹配最优化的方法
【技术领域】
[0001]本发明涉及数字电路阻抗匹配技术领域，具体涉及一种实现高速数字电路阻抗匹配最优化的方法。
【背景技术】
[0002]随着电子系统中数据传输速度和系统时钟频率的迅速提高，以及信号上升时间不断变陡，频率也从过去的MHz上升到如今的数GHz，甚至更高频率发展，速度已成为系统设计中最为重要的因素。在过去在低频系统设计中，信号传输路径相对于波长来讲是非常短的，不需要考虑波动效应，基本信号只要连接起来就能保证设备正常工作；但是在高速产品设计中，其工作频率在10MHz或者几个GHz，信号波长和传输线长度相比拟时，反射信号叠加在原信号上将会改变原信号的形状，会严重影响信号质量。
[0003]阻抗匹配是高速系统设计必须要考虑的重要因素，阻抗不匹配会引起振铃影响信号电压和时序，并严重影响信号质量，同时会加剧电磁干扰。
[0004]在高速数字系统中，传输线阻抗出现不匹配会引起信号反射，在信号接收端出现反射会严重影响信号的质量，更甚至会影响接收数据的准确性，在工控、航天、医疗等领域出现此情况会严重威胁生命安全。
【发明内容】
[0005]本发明要解决的技术问题是:本发明针对以上问题，提供一种实现高速数字电路阻抗匹配最优化的方法。
[0006]本发明所采用的技术方案为:
一种实现高速数字电路阻抗匹配最优化的方法，所述方法通过对所要匹配的信号进行模型搭建，根据传输线理论加入传输线模型，然后通过示波器分别测量所要匹配的信号源端和负载端信号波形，确定在没有加入阻抗匹配网络的情况下信号经过传输线传递后在负载端的波形畸变情况，然后接入阻抗匹配网络，根据所匹配信号电平去配置阻抗匹配网络，通过阻抗匹配网络的拨码来确定哪几种匹配模式更适合，最后根据器件数量、价格、功耗来确定一种最合适的匹配方式。
[0007]信号阻抗匹配在源端或负载都可以实现，只要保证源反射系数或负载反射系数其中之一为零，都能够消除反射。从系统设计角度，应该首选负载端进行阻抗匹配，因为在信号反射回源端之前在负载端消除反射，因而消除一次反射，可以减小噪声、电磁干扰及射频干扰；而在源端进行阻抗匹配需要消除由负载端反射回来的信号，要消除二次反射，在发生电平转移时，源端会出现半波波形，所以本发明主要针在信号负载端进行匹配方式设计。
[0008]所述方法具体操作步骤如下:
首先源端(Source)加入信号发生器，用以调整信号频率、幅值以及上升时间，设定好固定的信号频率、幅值及升上时间后，信号经过PCB走线传输，到达阻抗匹配网络；
根据事先设定好的信号频率、幅值、上升时间，对阻抗匹配网络中的匹配方式进行参数调整，确保阻抗匹配网络与所传输信号搭配；
通过示波器对每种匹配方式测量的波形进行对比，选取最优化匹配方式，并综合考量所用器件数量及价格因素。
[0009]所述匹配网络集成的负载端匹配方式包括:
匹配方式1:单电阻并联端接；
匹配方式2:戴维宁并联端接；
匹配方式3:主动并联端接；
匹配方式4:并联AC端接；
匹配方式5:肖特基二极管端接。
[0010]阻抗匹配网络中的匹配方式进行参数调整过程为:首先用匹配方式I进行验证，并用示波器测量源端和负载端波形，查看波形畸变程度，并微调匹配方式I参数验证；依次试验匹配方式2、3、4、5，微调匹配方式到最优化，
所述信号走线长度与所传输信号波长相当，避免走线远小于波长。
[0011]本发明的有益效果为:本发明通过在负载端选择合适的阻抗匹配方法，来减小或消除阻抗不匹配对信号质量的影响；同时可以减小噪声、电磁干扰以及射频干扰，降低对电子系统内部其他信号以及外部其他电子设备的干扰，提高设备稳定性。
【附图说明】
[0012]图1为本发明验证信号阻抗匹配方式的方法工作原理示意图。
【具体实施方式】
[0013]下面参照附图所示，通过【具体实施方式】对本发明进一步说明:
实施例1:
一种实现高速数字电路阻抗匹配最优化的方法，所述方法通过对所要匹配的信号进行模型搭建，根据传输线理论加入传输线模型，然后通过示波器分别测量所要匹配的信号源端和负载端信号波形，确定在没有加入阻抗匹配网络的情况下信号经过传输线传递后在负载端的波形畸变情况，然后接入阻抗匹配网络，根据所匹配信号电平去配置阻抗匹配网络，通过阻抗匹配网络的拨码来确定哪几种匹配模式更适合，最后根据器件数量、价格、功耗来确定一种最合适的匹配方式。
[0014]信号阻抗匹配在源端或负载都可以实现，只要保证源反射系数或负载反射系数其中之一为零，都能够消除反射。从系统设计角度，应该首选负载端进行阻抗匹配，因为在信号反射回源端之前在负载端消除反射，因而消除一次反射，可以减小噪声、电磁干扰及射频干扰；而在源端进行阻抗匹配需要消除由负载端反射回来的信号，要消除二次反射，在发生电平转移时，源端会出现半波波形，所以本发明主要针在信号负载端进行匹配方式设计。
[0015]实施例2:
如图1所示，在实施例1的基础上，本实施例所述方法具体操作步骤如下:
首先源端(Source)加入信号发生器，用以调整信号频率、幅值以及上升时间，设定好固定的信号频率、幅值及升上时间后，信号经过PCB走线传输，到达阻抗匹配网络；
根据事先设定好的信号频率、幅值、上升时间，对阻抗匹配网络中的匹配方式进行参数调整，确保阻抗匹配网络与所传输信号搭配；
通过示波器对每种匹配方式测量的波形进行对比，选取最优化匹配方式，并综合考量所用器件数量及价格因素。
[0016]实施例3:
在实施例2的基础上，本实施例所述匹配网络集成的负载端匹配方式包括:
匹配方式1:单电阻并联端接；
匹配方式2:戴维宁并联端接；
匹配方式3:主动并联端接；
匹配方式4:并联AC端接；
匹配方式5:肖特基二极管端接。
[0017]实施例4:
在实施例3的基础上，本实施例阻抗匹配网络中的匹配方式进行参数调整过程为:首先用匹配方式I进行验证，并用示波器测量源端和负载端波形，查看波形畸变程度，并微调匹配方式I参数验证；依次试验匹配方式2、3、4、5，微调匹配方式到最优化，
实施例5:
在实施例1、2、3或4的基础上，本实施例所述信号走线长度与所传输信号波长相当，避免走线远小于波长。
[0018]以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
【主权项】
1.一种实现高速数字电路阻抗匹配最优化的方法，其特征在于:所述方法通过对所要匹配的信号进行模型搭建，根据传输线理论加入传输线模型，然后通过示波器分别测量所要匹配的信号源端和负载端信号波形，确定在没有加入阻抗匹配网络的情况下信号经过传输线传递后在负载端的波形畸变情况，然后接入阻抗匹配网络，根据所匹配信号电平去配置阻抗匹配网络，通过阻抗匹配网络的拨码来确定哪几种匹配模式更适合，最后根据器件数量、价格、功耗来确定一种最合适的匹配方式。2.根据权利要求1所述的一种实现高速数字电路阻抗匹配最优化的方法，其特征在于，所述方法具体操作步骤如下: 首先源端加入信号发生器，用以调整信号频率、幅值以及上升时间，设定好固定的信号频率、幅值及升上时间后，信号经过PCB走线传输，到达阻抗匹配网络； 根据事先设定好的信号频率、幅值、上升时间，对阻抗匹配网络中的匹配方式进行参数调整，确保阻抗匹配网络与所传输信号搭配； 通过示波器对每种匹配方式测量的波形进行对比，选取最优化匹配方式，并综合考量所用器件数量及价格因素。3.根据权利要求2所述的一种实现高速数字电路阻抗匹配最优化的方法，其特征在于，所述匹配网络集成的负载端匹配方式包括: 匹配方式1:单电阻并联端接； 匹配方式2:戴维宁并联端接； 匹配方式3:主动并联端接； 匹配方式4:并联AC端接； 匹配方式5:肖特基二极管端接。4.根据权利要求3所述的一种实现高速数字电路阻抗匹配最优化的方法，其特征在于，阻抗匹配网络中的匹配方式进行参数调整过程为:首先用匹配方式I进行验证，并用示波器测量源端和负载端波形，查看波形畸变程度，并微调匹配方式I参数验证；依次试验匹配方式2、3、4、5，微调匹配方式到最优化。5.根据权利要求1、2、3或4任一所述的一种实现高速数字电路阻抗匹配最优化的方法，其特征在于:所述信号走线长度与所传输信号波长相当，避免走线远小于波长。
【专利摘要】本发明公开了一种实现高速数字电路阻抗匹配最优化的方法，通过对所要匹配的信号进行模型搭建，根据传输线理论加入传输线模型，然后通过示波器分别测量所要匹配的信号源端和负载端信号波形，确定在没有加入阻抗匹配网络的情况下信号经过传输线传递后在负载端的波形畸变情况，然后接入阻抗匹配网络，根据所匹配信号电平去配置阻抗匹配网络，通过阻抗匹配网络的拨码来确定哪几种匹配模式更适合，最后根据器件数量、价格、功耗来确定一种最合适的匹配方式。本发明通过在负载端选择合适的阻抗匹配，来减小或消除阻抗不匹配对信号质量的影响；同时可以减小噪声、电磁干扰以及射频干扰，降低对电子系统内部其他信号以及外部其他电子设备的干扰，提高设备稳定性。
【IPC分类】H03H7/38
【公开号】CN104935286
【申请号】CN201510330292
【发明人】徐成焱, 耿士华, 戴晓龙
【申请人】山东超越数控电子有限公司
【公开日】2015年9月23日
【申请日】2015年6月16日