专利名称：一种减小热载流子效应的i/o nmos器件的制作方法
技术领域：
本发明涉及一种I/O NMOS的器件，尤其是涉及一种减小热载流子效应的I/O NMOS的器件。
背景技术：
在目前的集成电路中，输入/输出(I/O)器件是重要的组成部分。与核心器件相比，I/O器件具有高工作电压和高驱动能力的特点。虽然I/O器件的沟道长度通常都大于核心器件，但在高工作电压下，器件沟道内的横向电场强度远大于核心器件，所以热载流子效应(HCE)是I/O器件设计中经常遇到的问题，也是影响器件可靠性的主要因素，尤其是NMOS器件。解决常规I/O器件HCE是通过调整其低掺杂源/漏(LDD)和源/漏(SD)的离子注入条件，减小沟道横向电场的方法。但这种方法的主要问题是在调整离子注入的同时，器件的特性也会随之漂移，比如器件的阈值电压和饱和电流都会发生变化，器件的各种寄生电容也会因为源/漏结深的改变而变化。为了从根本上解决问题HCE问题，需要对传统器件结构进行优化，使器件在保证特性不变的前提下，大幅度提高器件寿命，从而保证器件的高可靠性。本发明对常规器件结构作了细小但又十分关键的优化，提出一种新型器件工艺，可以大幅度提高器件寿命，同时几乎不改变器件的基本特性。
发明内容
本发明的目的是通过对传统I/O器件结构优化，从根本上解决热载流子效应，保证器件的高可靠性。
本发明减小热载流子效应的I/O NMOS器件包括硅衬底、衬底的上部两侧具有源区及漏区、硅衬底的中间部具有多晶硅层，多晶硅的两侧形成侧墙，其特征在于衬底的中间部位置比源区及漏区略高。
本发明的另一特征在于硅衬底与多晶硅层之间具有栅氧化层，侧墙位于栅氧化层与多晶硅层的两侧。
由于采用上述结构，本发明减小热载流子效应的I/ONMOS器件由漏电压引起的沟道横向电场的峰值点就远离沟道表面，有效减小热载流子向栅氧化层的注入，同时减小沟道内的峰值电场值，显著改善HCE(热载流子效应)，从而保证器件的高可靠性。
图1是本发明减小热载流子效应的I/O NMOS注入前的器件和现有器件结构的比较图。
图2是本发明减小热载流子效应的I/O NMOS器件和现有器件的结构比较图。
图3是使用晶体硅制造I/O NMOS的常规流程与本发明减小热载流子效应的I/O NMOS器件的流程的比较图。
图4是用TCAD模拟的本发明减小热载流子效应的I/O NMOS的器件和现有器件沟道表面横向电场分布的区别示意图。
图5是TCAD模拟的本发明减小热载流子效应的0.35μm I/O NMOS的器件与现有器件的衬底电流和栅电压的关系的区别示意图。
其中1 硅衬底 2 多晶硅3 氧化层 4 侧墙具体实施方式
下面结合附图和实施例对本发明作进一步描述。
请参阅附图3所示，现有技术在I/O NMOS制作时，首先在在作为硅衬底的原始硅片上形成栅氧化层；第二步即是在栅氧化层的上方淀积多晶硅；第三步是进行多晶硅栅刻蚀，刻去I/O NMOS器件源/漏区的多晶硅，形成多晶硅栅；第四步即是刻蚀栅氧化层，保留上述多晶硅栅下方的氧化层；第五步，进行再氧化，在器件的上表面形成新的氧化层；第六步，进行离子注入，形成低掺杂源/漏(LDD)；第七步，再进行一次淀积氧化层并进行氮化；第八步，刻蚀氮化层形成侧墙；接着进行其它工艺过程的制作。而在本发明的减小热载流子效应的I/O NMOS器件制作过程中，其制作步骤是首先在作为硅衬底1的原始硅片上形成栅氧化层3；第二步即是在栅氧化层3的上方淀积多晶硅2；第三步是进行多晶硅栅刻蚀，刻去I/O NMOS器件源/漏区的多晶硅2，形成多晶硅栅；第四步即是刻蚀氧化层3，保留上述多晶硅2处的氧化层3；第五步，进一步采用选择性干法刻蚀，去除200的硅薄膜层，使得处理源/漏区略低于管栅区；第六步，进行再氧化，在器件的上表面形成新的氧化层；第七步，离子注入，形成低掺杂源/漏(LDD)；第八步，再进行一次淀积氧化层并进行氮化；第九步，刻蚀氮化层形成侧墙4；接着进行其它工艺过程的制作。
由上述过程可知，本发明减小热载流子效应的I/O NMOS器件的制作方法与现有技术中的制作方法相比仅有一个小的改变即在传统工艺刻蚀栅氧化层以后增加一个刻蚀200的硅薄膜层的工艺。同样，也可以刻蚀栅氧化层的同时刻蚀200的硅薄膜层。
请参阅图1及图2所示，通过上述本发明技术制作的I/O NMOS器件包括单晶硅形成的硅衬底，硅衬底的上部两侧具有经过离子注入后形成的源区及漏区，源区及漏区的边缘与硅衬底间形成LDD结及漏结。上述硅衬底的中间部上方处具有栅氧化层，栅氧化层上方具有积淀的多晶硅层，多晶硅及栅氧化层的两侧具有氮化硅形成侧墙。经过选择性干法刻蚀，衬底的中间部沟道位置比源区及漏区高出200。
请参阅图4及图5所示，由于本发明没有改变任何离子注入的条件，因此器件的阈值电压和饱和电流都不会发生变化，器件的各种寄生电容也不会发生变化，所以器件的各种特性也不会发生变化。由于本发明的由漏电压引起的沟道横向电场的峰值点就远离沟道表面，有效减小热载流子向栅氧化层的注入，同时减小沟道内的峰值电场值，显著改善HCE。本发明对常规器件结构作了细小但又十分关键的优化，提出一种新型器件工艺，TCAD模拟验证新型器件可以大幅度提高器件寿命，同时几乎不改变器件的基本特性。
权利要求
1.一种用于减小热载流子效应的I/O NMOS器件，包括硅衬底、硅衬底的上部两侧具有源区及漏区、硅衬底的中间部上方处具有栅氧化层，栅氧化层上具有多晶硅层，多晶硅及栅氧化层的两侧具有侧墙，其特征在于硅衬底在中间对应多晶硅层的部分比源区及漏区略高。
2.如权利要求1所述的用于减小热载流子效应的I/O NMOS器件，其特征在于所述硅衬底在中间对应多晶硅层的部分比源区及漏区高200。
3.如权利要求1所述的用于减热载流子效应的I/O NMOS器件，其特征在于所述的侧墙的成分为氮化硅。
全文摘要
本发明有关一种减小热载流子效应的I/O NMOS器件，其包括硅衬底、衬底的上部两侧具有源区及漏区、硅衬底的中间部上方处具有栅氧化层，栅氧化层上具有多晶硅层，多晶硅及栅氧化层的两侧具有侧墙，其特征在于衬底的中间部位置比源区及漏区略高。由于采用以上设置，漏电压引起的沟道横向电场的峰值点就会远离沟道表面，有效减小热载流子向栅氧化层的注入，同时减小沟道内的峰值电场值，显著改善热载流子效应，提高器件寿命，从而保证器件的高可靠性。
文档编号H01L21/02GK1627532SQ20031010922
公开日2005年6月15日 申请日期2003年12月10日 优先权日2003年12月10日
发明者钱文生, 那炜, 郭永芳, 肖胜安, 姚泽强 申请人:上海华虹Nec电子有限公司