衬底噪声分析方法、分析设备及半导体集成电路的制作方法

专利名称：衬底噪声分析方法、分析设备及半导体集成电路的制作方法
技术领域：
本发明涉及一种用于半导体集成电路的分析技术，特别涉及一种在半导体集成电路中利用与通过衬底(substrate)阻抗的噪声相关的模拟的衬底噪声分析方法，以及执行该方法的衬底噪声分析设备。本发明还涉及一种由衬底噪声分析方法进行处理的半导体集成电路设备。
背景技术：
在形成半导体集成电路时，杂质分散在半导体衬底上以形成元件，而放置金属层以形成互连，并且以这种方式将电路集成。电路元件通过半导体衬底彼此电气连接，使得由电路元件工作产生的在衬底处的电势波动传播到其它电路元件，并作为衬底噪声影响它们。
最近几年中，集成了大量电路，并且衬底噪声的量相应地增加。具体地说，在具有单个半导体集成电路中提供的各种功能的系统LSI中，在相同的半导体衬底上提供了数字和模拟电路，并因此衬底噪声极大地降低了模拟电路的性能。在完成半导体集成电路之后，能够影响音频和视频质量的噪声被辨认出，这成为严重的问题。
同时，对该问题的典型对策是衬底噪声分析方法，根据该方法，结合了利用估计在半导体电路中将产生的电流/电压和半导体衬底中的阻抗的模拟器进行的模拟，用于估计衬底噪声。这样，可以预先减少噪声。
图17中示出了传统噪声分析如何工作的示例。
在此示例中，晶体管的源极—漏极区域和衬底之间以及N-阱和衬底之间的P/N结用电容来表示，并且在等价电路中，在它们之间以及在它们和电源之间的区域由电阻表示。
图16是将施加根据本发明的分析过程的系统LSI的示例。
图16是在P型硅衬底Psubstrate上形成双阱型晶体管的情况的示例。
典型的系统LSI包括数字电路和模拟电路。
CMOS通常用于系统LSI，并且数字和模拟电路由P-沟道晶体管DPchTr和APchTr以及N-沟道晶体管DNchTr和ANchTr构成。P-沟道晶体管在N-阱DNwell和ANwell中形成。DpchTr和ApchTr的大写字母D和A分别表示数字和模拟。
一些晶体管连接到电源DVDD和AVDD以及地线DVSS和AVSS。
在晶体管附近，形成衬底触点(contact)DPsubcon、DNsubcon、APsubcon和ANsubcon，以稳定晶体管的运行。
P型衬底触点DPsubcon和Apsubcon在P-衬底Psubstrate中形成，并分别连接到相应的地线DVSS和AVSS。
提供P型衬底触点以稳定N-沟道晶体管。
N型衬底触点DNsubcon和ANsubcon在N-衬底Nsubstrate中形成，并分别连接到电源DVDD和AVDD。
使用N型衬底触点来稳定P-沟道晶体管。
数字电路适用于同步于外部施加的、周期性的时钟信号而工作，传播时钟信号的倒相器和缓冲器以及作为时序电路用于引起同步工作的触发器基本上同时工作，使得大电流传到电源DVDD和地线DVSS。
在模拟电路中，电流通过衬底触点DPsubcon和DNsubcon或者晶体管DNchTr和DPchTr的源极传输到晶体管ANchTr和APchTr的衬底，从而使工作不稳定。此外，在数字电路中，电源或地线中的波动通过衬底触点DPsubcon和DNsubcon以及晶体管DNchTr和DPchTr的源极使衬底振动，这使得衬底Psubstrate振动。然后，振动被传输到模拟电路。在模拟电路中，此振动被传输到晶体管ANchTr和APchTr的衬底并使晶体管工作不稳定。
因此，由PLL产生的经常用于模拟结构的时钟信号可能是不稳定的，或者可能降低模拟—数字(A/D)转换电路的转换精度。尤其在电源电流和电源波动大的高密度、大规模系统LSI中，这是严重的问题。
如图17所示的传统的衬底噪声分析方法花费长处理时间来处理来自大量电路元件和衬底触点的电流。同时，根据未实审的日本专利公开第2002-158284号，在网格划分的基础(basis)上减少了关于在地线侧的衬底触点的信息，还根据该方法，在功能块的基础上划分网格。
然而，该方法采用在与衬底结构相关的网格的基础上仅将地线电流和触点电阻加和的方法，并且，不能很好地表示由电路元件和电源的波动的组合引起的衬底噪声。而且，必须在衬底网格的基础上加和关于衬底触点的信息。因此，一旦改变衬底触点的位置来减少衬底噪声，就必须从头到尾再次加和信息。

发明内容
本发明的目的是提供衬底噪声分析方法，其允许高速分析由电源电流、地线电流、电源、地线以及电路元件的波动的组合引起的衬底噪声。
根据本发明，将与电路元件中的波动和电源中的波动相关的电流/阻抗在独立于衬底网格的区域/块/同时发生的改变的基础上加和。


在附图中图1至4为用于图示根据本发明的第一至第四实施例的衬底噪声分析方法的流程图；图5至8是用于图示根据本发明的第五至第八实施例的识别装置的操作的操作图；图9至11是用于图示根据本发明的第九至第十一实施例的电流合并装置的操作的操作图；图12和13是用于图示根据本发明的第十一实施例的界面电容合并装置的操作图；图14是用于图示根据本发明的第十二实施例的电阻合并装置的操作图；图15是用于图示根据本发明的第十实施例的电流合并装置的操作图；图16是用于图示施加根据本发明的分析方法的系统LSI的图；图17是示出了传统的衬底噪声分析的LSI模型的图；图18是用于图示根据本发明的第一实施例的信号转变信息的图；图19是用于图示根据本发明的第二实施例的逻辑级(stage)的数量的图；图20示出了根据本发明的第二实施例的电路元件逻辑级数库；以及图21示出了根据本发明的第三实施例的电路元件电源/地线电流库。
具体实施例方式
本发明的第一至第三实施例与高速计算电源和地线电流的方法相关。
本发明的第四实施例与高速计算从电路元件经过衬底的电流的方法相关。
本发明的第五至第八实施例与基于同时发生的波动、块、名称和区域加和信息的方法相关。
本发明的第九至第十二实施例与加和上述加和范围内的电路元件电流、电源—地线电流、结电容、界面电阻、以及电源—地线电阻的方法相关。
(第一实施例)将描述本发明的第一实施例。根据该实施例，基于数字模拟或功能模拟中逻辑值的波动估计在地线或电源处形成的电流，以增大分析衬底噪声的速度。
图1示出了第一实施例。
电流转换装置103从网络列表(net list)存储装置102读取线电容，该线电容由电路元件的输出线的寄生电容信息和/或关于下一级电路元件的信息构成，该网络列表存储装置102存储将被分析的半导体集成电路的网络列表。然后，电流转换装置103基于从信号转变信息存储装置101读取的在电路元件的输出端处的逻辑状态0和1之间的信号转变，将线电容转换成在电源侧和地线侧的电流波动，其中所述信号转变信息存储装置101存储在电路元件的输出端处的信号转变。
例如当提供如图18所示的信号转变的时候，在逻辑状态从0变到1时，产生表示电流的通过以将电荷存储到线电容的电流波形。该波形可具有基于线电容作为面积而获得的电流消耗，并且可以是三角形、矩形、不规则五边形(象日本象棋(Shogi)棋子)等的形式。图18中示出了三角形。
在地线侧，当逻辑状态从1变到0时，产生电流波形，以表示电流的通过从而从线电容放电。
这些波形存储在存储电源和地线电流波形的电流信息存储装置104中，并且还存储在电路元件电流信息存储装置110中，该电路元件电流信息存储装置110存储从连接到电源和地线的晶体管的源极和漏极端进入衬底的电流波形。
衬底阻抗信息存储装置105存储从布图信息提取的衬底阻抗信息，电源阻抗信息存储装置106存储电源阻抗信息，以及，电路元件阻抗信息存储装置107存储电路元件中源极—漏极端和衬底之间的阻抗。衬底噪声分析装置108读取这些种类的阻抗信息和电流信息，并对模拟电路元件计算衬底中产生的电压波动，以及，衬底噪声电压存储装置109存储计算结果。
在日本专利公开第2002-158284号的公开内容中，对于单个节点，简化了基于从转变的数量获得的功率消耗而计算的地线电流。然而，除非在时间序列中准确地模拟在地线和电源处的电流波动，否则这种基于由一系列地线和电源波动表示的影响的衬底噪声分析的准确性可能相当低。
根据该实施例，可以解决此缺点。
(第二实施例)将描述本发明的第二实施例。代替第一实施例，第二实施例针对基于具单元中的逻辑级的数量的库信息，估计在地线和电源处的电流波形的方法。
逻辑级的数量定义为沟道连接结构(CCC)的数量。例如，如图19所示的倒相器的三级可以分为1901、1902和1903作为通过沟道(被栅极分开)连接的结构。在这种情况中，逻辑级的数量是三。在如图20所示的逻辑元件的基础上，逻辑级的数量预先形成库，并存储在电路元件逻辑级数库存储装置201中。当由电流倒相装置103使用逻辑级数信息计算电流时，计算在内部逻辑元件中产生的电流波动。更具体地说，当逻辑元件的输出线从0变到1时，与通过上舍入(逻辑级数-1)/2以成为整数而产生的数量同样多的逻辑元件中的互连从1变到0，并且以与第一实施例相同的方式计算在地线侧和在电源侧的电流值。
当逻辑元件的输出线从1变到0时，假设与通过上舍入(逻辑级数-1)/2以成为整数而产生的数量同样多的逻辑元件中的互连从0变到1，并且以与第一实施例相同的方式计算在电源侧和在地线侧的电流值。
利用这种方法，对于具有大量的级的电路元件来说，可以准确地表示电流波动，并且可以准确地处理衬底噪声。
(第三实施例)将描述本发明的第三实施例。代替第一实施例，第三实施例针对基于库信息，估计在地线和电源处的电流波形的方法。
如图21所示，在信号从0转变到1或从0转变到1期间，在电路元件的基础上预先检查传到电源侧和地线侧的电流，并将结果存储在图3中的电路元件电源/地线电流库301中。
同步于在逻辑元件的输出端处的改变，电流转换装置将对于单独的逻辑元件的电源和地线的电流值相加，并且将结果存储在电流信息存储装置104中作为电源和地线的电流波形。
利用这种方法，可以准确地处理电流波动，并且可以准确地处理衬底噪声。
(第四实施例)将描述本发明的第四实施例。第四实施例针对这样的方法将充电/放电电流提供给电源/地线电流中的界面电容(晶体管的源极—漏极扩散区域和阱区域之间的结电容)作为从P-沟道和N-沟道晶体管的源极—漏极端施加的衬底电流。
根据该实施例，与第一实施例类似，当使用图4中示出的电流转换装置401估计电流时，在电路元件电流信息存储装置402中计算除去了线电容的影响的电流波形。更具体地说，当估计电流波形时，不将进入线电容的电流加入。
利用这种方法，可以高度精确地估计电流波形。
(第五实施例)将描述本发明的第五实施例。根据该实施例，将关于基本上同时波动的电路元件的信息加和到一个电路元件。
利用此方法，通过在由电流转换装置进行的电流波形估计之前或之后确定将被加和的数据来加和信息。在波形估计之前，可以进行处理而没有不必要的中间文件。在估计之后，这样的中间文件是必要的，但是可以稍后改变加和的方式。换句话说，可以根据目的来转换该方式。
如图5所示，通过识别装置的启动(501)而开始执行确定将被加和的数据的方法。基于静止定时分析(502)中的定时信息或由动态模拟器中的模拟产生的信号转变信息，搜索对于预定的时间周期可能有信号转变的电路元件，并且执行划分可同时工作的电路元件组(503)。将生成的列表作为顺序识别信息存储，并且该过程随着识别装置的结束(504)而结束。
在电流波形估计之前或之后，执行使用该信息的加和操作，使得减少了将在衬底噪声分析中处理的信息，并且可以提高处理速度。
(第六实施例)将描述本发明的第六实施例。该实施例针对在功能块的基础上加和数据的方法。
如图6所示，通过识别装置的启动(601)来执行确定将被加和的数据的方法，电路元件包括在功能块信息中，执行划分包括在功能块信息中的电路元件组(602)，并将生成的列表作为顺序识别信息存储，并且该过程随着识别装置的结束(603)而结束。
在电流波形估计之前或之后，可执行使用该信息的加和操作，使得可以减少在衬底噪声分析中处理的信息，并且可以提高处理速度。
(第七实施例)将描述本发明的第七实施例。该实施例针对在关于部分名称的信息的基础上加和的方法。
如图7所示，确定将被加和的数据的方法随着识别装置的启动(701)而开始，搜索名称具有相同开头部分的电路元件，执行划分包括相同名称的电路元件组(702)。将生成的列表作为顺序识别信息存储，并且该过程随着识别装置的结束(703)而结束。
在电流波形估计之前或之后，可执行使用该信息的加和操作，使得可以减少在衬底噪声分析中处理的信息，并且可以提高处理速度。
(第八实施例)将描述本发明的第八实施例。该实施例针对在集中提供电路元件和衬底触点的区域的基础上加和的方法。
如图8所示，确定将被加和的数据的方法随着识别装置的启动(801)而开始，当电路元件包括在规定的范围内时，执行区域扩展(802)，并搜索集中提供电路元件和衬底触点的区域。执行划分在集中提供电路元件和衬底触点的区域内的电路元件组(803)，将生成的列表作为顺序识别信息存储，并且该过程随着识别装置的结束(804)而结束。
在电流波形估计之前或之后，可执行使用该信息的加和操作，使得可以减少衬底噪声分析中处理的信息，并且可以提高处理速度。
(第九实施例)将描述本发明的第九实施例。该实施例针对加和电路元件电流的方法。
如图9所示，该过程随着电流合并装置的启动(901)而开始，将基于识别信息被识别为相同的电路元件的电流相加(902)，并且该过程随着电流合并装置的结束(903)而结束。该累积结果被当作代表的电流信息。
在可替换的方式中，如图10所示，该过程随着电流合并装置的启动(1001)而开始，将被识别为相同的电路元件的栅极宽度W相加(1002)。然后，删除被识别为相同的电路元件，并产生具有栅极宽度∑W的电路元件(1003)，并且，该过程随着电流合并装置的结束(1004)而结束。通过用以这种方式相加而产生的电路元件代替所述元件，可以达到相同的目的。
(第十实施例)将描述本发明的第十实施例。该实施例针对加和电源/地线电流的方法。
如图11所示，该过程随着电流合并装置的启动(1101)而开始，将基于识别信息被识别为相同的衬底触点的电流量相加(1102)，并且，该过程随着电流合并装置的结束(1103)而结束。该累积结果被当作代表的电流信息。
在可替换的方式中，如图15所示，该过程随着电流合并装置的启动(1501)而开始，将基于识别信息被识别为相同的衬底触点的面积A相加(1502)，删除被识别为相同的衬底触点，并产生具有衬底触点面积∑A的电路元件(1503)，并且，该过程随着电流合并装置的结束(1504)而结束。通过用以这种方式相加而产生的衬底触点代替所述衬底触点，可以达到相同的目的。
(第十一实施例)将描述本发明的第十实施例。该实施例针对加和界面电容的方法。
如图12所示，该过程随着界面电容合并装置的启动(1201)而开始，将基于识别信息被识别为相同的电路元件的界面电容的量相加(1202)，并且该过程随着界面电容合并装置的结束(1103)而结束。该累计结果被当作代表的电容信息。在可替换的方式中，如图13所示，该过程随着界面电容合并装置的启动(1301)而开始，将基于识别信息被识别为相同的电路元件的源极—漏极面积相加(1302)，并删除被识别为相同的电路元件。产生具有源极—漏极面积的总和作为面积的电路元件(1303)，并且该过程随着界面电容合并装置的结束(1304)而结束。这样，通过用以这种方式相加而产生的源极—漏极面积来代替，可以达到相同的目的。
(第十二实施例)将描述本发明的第十二实施例。该实施例针对加和电源/地线电阻的方法。
如图14所示，该过程随着电阻合并装置的启动(1401)而开始，将基于识别信息被识别为相同的电阻器的电阻的量相加(1402)，加上电源/地线电阻，并且该过程随着电阻合并装置的结束(1403)而结束。该累积结果被当作代表的电流信息。
根据本发明，可以提供一种高速分析由电源/地线的波动和电路元件波动的组合引起的衬底噪声的方法。
尽管以其具有某种程度的特殊性的优选形式描述了本发明，但是可以理解，可以在结构的细节以及在部件的组合与排列方面改变本优选形式的公开内容，而不脱离如所附权利要求所限定的本发明的精神和范围。
相关申请交叉引用本申请基于日本专利申请第2003-163626号，通过引用而将其合并于此。
权利要求
1.一种衬底噪声分析方法，包括将电源电流、地线电流、从电路元件输入到衬底的电流、在电源、地线、电路元件和衬底之间的结电容、在电源、地线、电路元件和衬底之间的界面电阻、电源电阻、地线电阻、电源电压波动、以及地线电压波动的任意一个加和的步骤，所述加和步骤独立于用于衬底的分析结构。
2.根据权利要求1的衬底噪声分析方法，其中所述加和步骤包括基于数字模拟或功能模拟和逻辑电路信息中逻辑值的改变，估计在地线和电源处的电流形式的第一步骤。
3.根据权利要求1的衬底噪声分析方法，其中所述加和步骤包括基于数字模拟或功能模拟和逻辑元件级数信息中的逻辑值的改变，估计在地线和电源处的电流形式的第二步骤。
4.根据权利要求1的衬底噪声分析方法，其中所述加和步骤包括对于电路元件的逻辑值的改变，准备电源电流波形和地线波形的库的电流波形库步骤；以及基于在所述库中准备的电流波形信息，估计在地线和电源处的电流形式的第三步骤。
5.根据权利要求1的衬底噪声分析方法，其中所述加和步骤包括估计衬底电流的步骤，在所述估计步骤中，用于给界面电容充电/从界面电容放电的电源电流和地线电流分别被当作从P-沟道晶体管和N-沟道晶体管的源极-漏极端施加的衬底电流。
6.根据权利要求5的衬底噪声分析方法，其中在所述衬底电流估计步骤中，假定在电路元件中，分别从N-阱和P-阱区域施加用于给所述界面电容充电/从所述界面电容放电的电源电流和地线电流。
7.根据权利要求1的衬底噪声分析方法，其中所述加和步骤包括对于基本上同时波动的电路元件的加和的步骤。
8.根据权利要求1的衬底噪声分析方法，其中所述加和步骤包括在功能块的基础上加和。
9.根据权利要求1的衬底噪声分析方法，其中所述加和步骤包括在关于部分名称的信息的基础上加和。
10.根据权利要求1的衬底噪声分析方法，其中所述加和步骤包括在集中提供电路元件和衬底触点的区域的基础上加和。
11.根据权利要求1的衬底噪声分析方法，其中所述加和步骤包括加和电路元件电流。
12.根据权利要求1的衬底噪声分析方法，其中所述加和步骤包括加和电源/地线电流。
13.根据权利要求1的衬底噪声分析方法，其中所述加和步骤包括加和界面电容。
14.根据权利要求1的衬底噪声分析方法，其中所述加和步骤包括加和界面电阻。
15.根据权利要求1的衬底噪声分析方法，其中所述加和步骤包括加和电源/地线电阻。
16.一种半导体集成电路设备，利用根据权利要求1至15的任意一项的衬底噪声分析方法分析其衬底噪声。
17.一种用于半导体集成电路的衬底噪声分析设备，其运行以执行根据权利要求1至15的任意一项的衬底噪声分析方法。
全文摘要
在用于半导体集成电路的衬底噪声分析中，结合包括大规模RC电路网络的衬底的阻抗/电源电阻，计算在电路传到其上的模拟电路中输入到衬底的电流量以及衬底电势波动花费很长的时间。在计算传到电源/地线的电流时，通过分别对于栅级电平模拟中逻辑改变中的上升/下降，将具有与功率消耗相对应的面积的三角形相加而减少了计算量。通过在块、实例或同时发生的操作的基础上加和电流、界面电容、界面电阻、电源电阻、地线电阻、电源电压波动和地线电压波动，减少了计算量。由于减少了计算量，所以施加衬底噪声分析花费较短的周期。此外，还减少了用于计算的元件，因此可以将衬底噪声分析施加到大规模半导体集成电路上。
文档编号H01L21/70GK1591431SQ20041001194
公开日2005年3月9日 申请日期2004年6月9日 优先权日2003年6月9日
发明者平野将三, 岛崎健二, 辻川洋行 申请人:松下电器产业株式会社