专利名称：高频二极管的制作方法
技术领域：
本发明系一般而言相关于一种高频二极管，以及，特别地相关于在一阻断状态(blocking state)中所需要之偏压较根据公知的技术之高频二极管为低的一高频二极管。
背景技术：
通常，硅高频开关(silicon high-frequency switches)系藉由PIN二极管而加以实现，此系由于该PIN二极管之结构对高频技术应用而言较为适合，正如在图3中，举例而言，所示的一样，由此，该PIN二极管系包括一半绝缘衬底300，在该半绝缘衬底中则嵌入有一井302，并且，相较于该半绝缘衬底300，该井302系为具有伴随一高n+掺质浓度的一n掺杂半导体材料(埋藏层n阴极)，再者，一第二半导体区域308系位于该井302之一表面306的一中心区域304之中，而其系包括具有较该半绝缘衬底300之掺质浓度为低的一n掺杂半导体材料(n-固有区域，I-区域)，更进一步地，一第三半导体区域312则被置于该第二半导体区域308之一表面310之上，且其系包括具有一高P+掺杂浓度的一p掺杂半导体材料(p-阳极)。此外，该第三半导体区域312以及该第二半导体区域308系藉由一边界结构314而于侧边上相接合，其中，该边界结构314系会更进一步地延伸进入该第一半导体区域302，而该边界结构314则是藉由一氧化物充填之绝缘沟渠(氧化物充填沟渠)而加以形成。再者，一填充材料316系被置于该边界结构314相对于该第二半导体区域308以及该第三半导体区域312的侧边上，且其系于边缘区域318中具有一凹处320，另外，一接触结构322系被置于该凹处320之中，且其系包括导电材料的次区域324，以及电绝缘材料的次区域326，而由于该导电次区域324系会更进一步地被导电连接至该第一半导体区域302，因此，该第一半导体区域302系可以自一接触点328、且经由该接触结构322而进行导电地接触，更甚者，一覆盖层330系至少部分地被置于该边界结构314以及该填充材料316之上。
一PIN二极管能够藉以理想地适合作为一高频开关的适当特征，系特别地是由系被置于该高度n掺杂之半导体区域302以及该高度p掺杂之第三半导体区域312之间的轻度n掺杂之第二半导体区域308所提供。当施加一阻断电压时，一空间电荷区域系会形成于一pn界面之间，其中，该空间电荷区域系具有在分别不同之掺杂半导体区域中的一空间电荷区域宽度，而其系取决于分别之半导体区域中之掺质浓度，由于当在该第一半导体区域302以及该第三半导体区域312之间施加一阻断电压时，在该第一半导体区域302以及该第二半导体区域308之间系会造成因为低电压载体密度而在该第二半导体区域308中具有一较大宽度的一空间电荷区域，因此，在图3中所显示之该PIN二极管系会由于在该第一半导体区域302以及该第二半导体区域308之间宽广的空间电荷区域而形成一低的阻断容量，藉此，作为高频开关之该PIN二极管的该适当阻断特征即可形成。
另外，WLAN系统系会需要可以被用于处于两个频带2.5以及5.5MHz、且具有80ns之短切换次数以及最多1W之处理功率的一天线开关。在图3中所图例说明之该PIN二极管系适合用于了解集成电路以及分离式反转芯片二极管(discrete flip-chip diodes)两者。然而，典型具有导线接合以及背部接触的二极管结构却已不再适合于高频，因此，系会使用具有如所举例说明之接触结构322之沟渠下沉(trench sinker)的一埋藏层阴极302，而其系会将该阴极接触导向顶部，再者，该二极管系被该边界结构314之形式、且会维持小的注入体积，以及因此短的切换时间，的一沟渠所包围，而为了保持小的注入体积，以及因此短的切换时间，一根据图3之PIN二极管系同时具有一仅为7μm之厚度332以及一仅为50μm的宽度334，另外，该接触结构322系亦具有一绝缘材料的次区域，藉此，该导电材料326之体积系可以被减少，也因此，该PIN二极管之该切换时间的缩短即会由于降低将会移动之电荷载流子(举例而言，电子)的数量而成为可能。
虽然该二极管系完全符合上述的需求，然而，缺点却是，在以1W之功率位准进行阻断操作的期间，其系需要几乎与该高频振幅之数值，在1Watt时为1V，一样的一高偏压电压，换言之，为了阻断该电流，该PIN二极管系需要对应于大约该待阻断之高频振幅之高度的一偏压，而除了一时间电压曲线410以及一时间曲线412之外，在图4之下方的次影像中的波形图系亦显示一DC电压位准0.8V，基础波(fundamental-wave)的一振幅10V，以及谐波H2、H3、以及H4的位准距离64、68、以及74dB。而阻断行为的一仿真(请参阅图4，下方的次影像)系显示，藉由8V的偏压，正向电流系会受到抑制，直到能维持一足够大的谐波距离60dB。
图4之左上半部次影像系显示一掺杂变量曲线，其系代表位于左侧边缘之该p阳极的一空穴浓度420，以及位于右侧边缘之该n阴极(埋藏层n阴极)的一电子浓度422，再者，该掺杂变量曲线系显示，该等电荷载流子，亦即，电子及/或空穴，系已经进入该第二半导体区域(I-区域)，其中，该第二半导体区域系描绘于该掺杂变量曲线的中心区域中，因此，该电流即会太小，而无法造成一值得提的绝缘恶化，以及影响该谐波行为，在右上半部的次影像中，该第三、第二以及第一半导体区域中，以及该势垒区域中，的该电位曲线系加以举例说明不同的操作时间。
而用于降低该所需偏压之程序的一个可能性系为，让该PIN二极管之I-区域变长，以因而降低该PIN二极管的开启速度，而使得一高频调变之一正半波的一时间周期不足以让该PIN二极管被激活，换言之，在图3中所举例说明之该第二半导体区域308系加以放大，以使得该等电荷载流子在该高频调变的该正半波期间，无法漂移通过该第二半导体区域308，并因此而避免该PIN二极管的切换。是以，该第二半导体区域308的该厚度322系取决于该PIN二极管的该操作频率，然而，此方法的一个缺点是，该PIN二极管的该切换时间将会变得更长。
发明内容
本发明之目的系在于提供一高频开关，其系具有低切换时间、一低偏压、以及高频功率之一切换可能性。
依照一第一方面的观点，本发明系提供一高频二极管，其系包括一第一半导体区域，具有一第一导电类型，一势垒区域，相邻于该第一半导体区域，并具有不同于该第一导电类型的一第二导电类型，一第二半导体区域，相邻于该势垒区域，并具有该第二导电类型以及一掺质浓度，其中，该掺质浓度系低于该势垒区域的一掺质浓度、或是等于零，以及一第三半导体区域，相邻于该第二半导体区域，并具有一第二导电类型以及较该势垒区域为高的一掺质浓度。
依照一第二方面的观点，本发明系提供一高频电路，其系包括一开关，具有上述的高频二极管，其中，该高频二极管系包括一阳极以及一阴极，以及一控制装置，其系被形成以根据一控制信号而关闭、或开启该开关，其中，该控制装置系更进一步地加以形成，以于开启该开关时，供应一正偏压于该高频二极管之该阴极以及该阳极之间。
本发明系以关于藉由在该高频二极管之该第一半导体区域以及该第二半导体区域之间插入一势垒区域，则一短时间的电子流系可以在自阻断极性至流动极性的切换期间被避免的了解作为基础，因此，其原因系在于，一空间电荷区域系会于该二极管的阻断极性期间被形成，且其系于自阻断极性至流动极性的切换时，维持数个纳秒(nanosecond)，所以，在该空间电荷区域中所建立的电位系会形成维持一短暂时间间隔之对抗一电子发射的一有效电位势垒，在将该高频二极管自阻断极性切换至流动极性之后，因此，该激活程序并非被避免，但却被延迟。
本发明之解决方案所提供优点是，藉由在该第一半导体区域以及该第二半导体区域之间形成该势垒区域，即可以由于该第二半导体区域较低的厚度(亦即，由于较短的I区域宽度)而获得在该偏压上的降低，因此，该高频二极管开关的该切换时间系可以维持在很短，再者，该切换行为相关于将进行切换之高频功率的一降低并不加以预期。
根据本发明的一较佳实施例，具有该第一导电类型之材料系包括一n掺杂半导体材料，以及具有该第二导电类型之材料系包括一p掺杂半导体材料。
较佳地是，该势垒区域系具有每cm3包含介于1015以及1018之间个掺质原子的一掺质浓度。
根据本发明的一另一较佳实施例，该势垒区域则系具有每cm3包含介于1016以及1017之间个掺质原子的一掺质浓度。
根据本发明的一另一方面观点，该第二半导体区域的该掺质浓度系小于1014、或等于零。
较佳地是，该高频二极管的该第一半导体区域以及该第三半导体区域系具有一高于每cm3包含1019个掺质原子的掺质浓度。
根据本发明的一另一较佳实施例，该势垒区域系于该第一半导体区域以及该第二半导体区域之间具有一厚度，且该厚度系落在介于0.2μm以及0.8μm之间的一数值范围内。
根据本发明的一另一较佳实施例，该势垒区域的该厚度系落在0.4μm以及0.6μm之间。
根据本发明的一另一较佳实施例，该第二半导体区域系于该势垒区域以及该第三半导体区域之间具有一厚度，且该厚度系落在介于4μm以及10μm之间的一数值范围内。
较佳地是，该第二半导体区域的该厚度系落在介于5μm以及8μm之间的一数值范围内。
根据本发明的一另一方面观点，该势垒区域，该第二半导体区域，以及该第三半导体区域系具有一侧向延伸，且该侧向延伸系落在介于20μm以及100μm之间的一数值范围内。
较佳地是，该侧向延伸系落在介于40μm以及60μm之间的一数值范围内。
根据本发明的一另一较佳实施例，一边界结构系被安置于该势垒区域、该第二半导体区域、以及该第三半导体区域的侧边之上，且其系定义出该势垒区域、该第二半导体区域、以及该第三半导体区域的该侧向延伸。
较佳地是，该边界结构系包括一绝缘材料。
根据本发明的一另一方面观点，该第一半导体区域系可以与一接触结构的一接触点进行导电接触，其中，该接触点系被安置覆盖在高于该第二半导体区域以及该第三半导体区域之间之一接口的该第一半导体区域之上。
较佳地是，该接触结构系包括至少一由绝缘材料构成之次结构。
根据本发明的一另一较佳实施例，该第一半导体区域系被安置于一衬底之上，且该衬底系包括一半绝缘材料。
根据本发明的一另一方面观点，本发明之高频二极管系为一高频电路之一开关的一部分，其中，该高频二极管系包括一阳极以及一阴极，其中，该高频电路系具有一控制装置，而该控制装置系被形成以根据一控制信号而关闭、或开启该开关，其中，该控制装置系更进一步地加以形成，以于开启该开关时，供应一正偏压于该高频二极管之该阴极以及该阳极之间根据本发明的一另一较佳实施例，该开关的一开关输入系可以被耦接至一高频源的一输出电压，其中，一具有一高频电压振幅的电压信号系可以供应自该高频源，以及其中，该正偏压系小于、或等于该高频电压振幅的一半。
根据本发明的一另一较佳实施例，该正偏压系小于、或等于该高频电压振幅的三分之一。
本发明的这些以及其它目的以及特征系将以所附图式做为参考而于之后进行更详尽的讨论，其中图1其系显示根据本发明之一高频二极管的较佳实施例的一剖面图；
图2其系显示根据本发明之该高频二极管之数个仿真图式的一表示图；图3其系显示根据公知的技术之一高频二极管的较佳实施例的一剖面图；以及图4其系显示根据公知的技术之该高频二极管之数个仿真图式的一表示图。
具体实施例方式
在接下来本发明之较佳实施例的叙述中，在不同图式中所图例说明的相似组件，系使用相同的参考符号作为代表。
图1系显示根据本发明之高频二极管的一较佳实施例，其系具有相似于图3中所图例说明之该公知的高频二极管的结构。不过，相较于在图3中所图例说明的该公知的高频二极管，本发明之高频二极管系具有一势垒区域100，其系被安置于在该第一半导体区域302之该表面306上的该中心区域304之中，再者，该第二半导体区域308系被安置于该势垒区域之一表面102之上，因而产生在图1中所举例说明的该结构，其中，该势垒区域100系被安置于该第一半导体区域302以及该第二半导体区域308之间。较佳地是，该势垒区域100(界面势垒)系包含具有每cm3大约1016个掺质原子之一接受者浓度(acceptor concentration)的一p掺杂半导体区域，其中，该势垒区域100系具有一大约0.5μm的厚度104，因此，该势垒区域100(电子发射势垒(electron emission barrier))系藉由与本发明之该高频二极管中之该第一半导体区域302的该高度n掺杂阴极相邻接的一轻p掺杂层而加以建立，所以，一公知的PIN二极管的p+In-n+掺质变量曲线系会被根据本发明之该高频二极管的一p-Ip-n+掺质变量曲线所取代，是以，电子在被从该阻断极性(blocking polarity)切换至该流动极性(flowpolarity)之后，亦即，在起始的流动阶段中时，可以到达本发明之该高频二极管的该第二半导体区域308(I区域)的情形系可以被避免，然而，空穴却可以进入该第二半导体区域308，不过，由于空穴的低移动性，因此仅会导致低电流。
在本发明之较佳实施例中，该第二半导体区域308之该厚度332系为6.5μm，根据本发明作为高频开关之高频二极管之应用的预期领域，该第二半导体区域308的该厚度332系可以落在一，举例而言，4μm至10μm的数值范围之内，对在频带2.5以及5.5GHz中之本发明高频二极管的一应用范围而言，该第二半导体区域308之该厚度332的数值范围系较佳地被选择为介于5μm至8μm之间，更进一步的，而若为了该注入体积的一理想适应的话，则该势垒区域100的该宽度334，该第二半导体区域308，以及该第三半导体区域312系可以被选择为落在20μm至100μm的一数值范围之内，再者，就在已提及之该两个频带中的应用领域而言，较佳地，一宽度334，亦即，该势垒区域100的一侧向延伸，该第二半导体区域308，以及该第三半导体区域312系较佳地被选择为落在40μm至60μm的一数值范围之内。
应该要注意的是，该PIN二极管的该I区域系可以轻微地n掺杂、或是轻微地p掺杂，因此，掺杂的型态是可以随心所欲的，只要此区域具有一高阻抗即可，在此，该I区域系可以具有与该衬底相同型态的掺杂，由于就绝缘特质而言，轻微p掺杂的绝缘衬底系会比n掺杂之衬底更为适合，因此，p衬底对本发明而言系为较佳，虽然因为一太轻微的绝缘所造成的漏电流并不成问题，特别是对高频二极管而言。
图2系显示数个仿真图式，其系表示根据较佳实施例之本发明高频二极管的行为。在下半部的次影像中，当对本发明之高频二极管提供一高频信号时所产生的电压曲线200以及电流曲线202系相对于时间而加以绘制，再者，其系可以自图2之下半部的次影像看出，该偏压系可以被降低至一共同VCC位准2.8V，再次地，该高频信号的振幅系约为10V，该等谐波位准系亦在此例子中够远对该H2、H3、以及H4谐波而言，分别为63、84、以及87dB，同样的，图2的左上半部次影像系显示具有一电子浓度210以及一空穴浓度212的掺杂变量曲线，而其系相对于自图式之左侧边缘开始而图标于横坐标上之该第二半导体区域以及该势垒区域的延伸而加以绘制，由该掺杂变量曲线可以看出，该空穴浓度212系从举例说明于该影像之左侧边缘的该第三半导体区域开始，延伸进入在该横坐标上主要被置于介于1μm至7.7μm之范围内的该第二半导体区域，相较于此，其系可以从图2中之左上部次影像中看出，首先，该电子浓度210系会从举例说明于该图式之右侧边缘的该第一半导体区域开始，以朝向该第二半导体区域(区域214)的方向猛烈地掉落，而此系可以藉由该势垒区域之该p掺杂而加以解释，再者，在被置于横坐标数值1μm至7.5μm之间的该第二半导体区域中，该电子浓度210系假设为低于该空穴浓度212的一浓度。
因此，其系可以看出，在本发明之高频二极管中，从该第一半导体区域进入该第二半导体区域的电子注入系会变得更为困难，并且简洁地藉由插入该势垒区域而加以避免。
该高频信号之不同相位的精确电位曲线系举例说明于图2之右上半部之中，因此，再次地在横坐标上，该第二半导体区域以及该势垒区域的延伸系从举例说明于该图式之左侧边缘的该第三半导体区域开始而加以图例显示，而同时，相关于该第三半导体区域之一电位的电压则是绘制于纵坐标上，现在，相较于在图4中代表一公知的高频二极管之电位曲线的右上半部次影像，其系可以看出，在某些时间点，一相较于该公知的高频二极管而显著较高的电位(请参阅电位曲线220)系可以在本发明之高频二极管中观察到，此系由于在该二极管中，于阻断极性期间所形成的该空间电荷区域系于与该流动极性的一过渡期间维持数个纳秒(nanosecond)的事实，而在该空间电荷区域仍然存在的这些纳秒期间，系会发生一重新加载程序，伴随着类似相对于该流动极性之一电压的效果，藉此，即产生对抗一电子自该第一半导体区域发射至该第二半导体区域的该有效电位势垒，因此，此相对电压系可以见于图2之该右上半部次影像中之该电位图式的该等电位曲线220。
更应该要注意的是，上述的事实系为仿真的结果。
虽然本发明的一较佳实施例已经在前面有详尽的叙述，但是，显然地，本发明并不受限于此实施例。
附图中的参考符号列表100 barrier area势垒区域102 surface of the barrier area势垒区域之表面104 thickness of the barrier area势垒区域之厚度200 voltage curve in the inventive high-frequency diode本发明之高频二极管中的电压曲线202 current curve in the inventive high-frequency diode本发明之高频二极管中的电流曲线210 electron concentration in the inventive high-frequency diode本发明之高频二极管中的电子浓度212 hole concentration in the inventive high-frequency diode本发明之高频二极管中的空穴浓度
214 charge carrier concentration in the barrier area 100在势垒区域100中之电荷载流子浓度220 potential curves caused by the space charge region in the high-frequency diode本发明之高频二极管中之空间电荷区域所造成之电位曲线300 substrate衬底302 first semiconductor area第一半导体区域304 central area of the first semiconductor area第一半导体区域之中心区域306 surface of the first semiconductor area第一半导体区域之表面308 second semiconductor area第二半导体区域310 surface of the second semiconductor area第二半导体区域之表面312 third semiconductor area第三半导体区域314 boundary structure边界结构316 filling material填充材料318 margin area边缘区域320 recess in the margin area 318边缘区域318中之凹处322 contacting structure接触结构324 conductive sub-area of the contacting structure 322接触结构322之导电次区域326 isolating sub-area of the contacting structure 322接触结构322之绝缘次区域328 contact point接触点330 cover layer覆盖层332 thickness of the second semiconductor area 308第二半导体区域之厚度334 lateral extension and width，respectively，of the barrier area 100，thesecond semiconductor area 308 and the third semiconductor area 312势垒区域100、第二半导体区域308、以及第三半导体区域312之分别的侧向延伸以及宽度410 voltage curve in the conventional high-frequency diode公知的高频二极管中之电压曲线
412 current curve in the conventional high-frequency diode公知的高频二极管中之电流曲线420 hole concentration in the conventional high-frequency diode公知的高频二极管中之空穴浓度422 electron concentration in the conventional high-frequency diode公知的高频二极管中之电子浓度
权利要求
1.一种高频二极管，包括一第一半导体区域(302)，其系具有一第一导电类型；一势垒区域(100)，其系相邻于该第一半导体区域(302)，并且具有不同于该第一导电类型的一第二导电类型；一第二半导体区域(308)，其系相邻于该势垒区域(100)，并且具有该第二导电类型以及一掺质浓度，其中，该掺质浓度系低于该势垒区域(100)的一掺质浓度、或是等于零；以及一第三半导体区域(312)，其系相邻于该第二半导体区域(308)，并且具有一第二导电类型以及较该势垒区域(100)为高的一掺质浓度。
2.根据权利要求1所述的高频二极管，其中，具有该第一导电类型之材料系包括一n掺杂半导体材料，以及具有该第二导电类型之材料系包括一p掺杂半导体材料。
3.根据权利要求1或2所述的高频二极管，其中，该势垒区域(100)系具有每cm3包含介于1015以及1018之间个掺质原子的一掺质浓度。
4.根据权利要求第3所述的高频二极管，其中，该势垒区域(100)系具有每cm3包含介于1016以及1017之间个掺质原子的一掺质浓度。
5.根据权利要求1至4中任一项所述的高频二极管，其中，该第二半导体区域(308)系具有小于1014、或等于零的一掺质浓度。
6.根据权利要求1至5中任一项所述的高频二极管，其中，该第一半导体区域(302)以及该第三半导体区域(312)系具有一高于每cm3包含1019个掺质原子的掺质浓度。
7.根据权利要求1至6中任一项所述的高频二极管，其中，该势垒区域(100)系于该第一半导体区域(302)以及该第二半导体区域(308)之间具有一厚度(104)，且该厚度(104)系落在介于0.2μm以及0.8μm之间的一数值范围内。
8.根据权利要求7所述的高频二极管，其中，该势垒区域(100)的该厚度(104)系落在0.4μm以及0.6μm之间。
9.根据权利要求1至8中任一项所述的高频二极管，其中，该第二半导体区域(308)系于该势垒区域(100)以及该第三半导体区域(312)之间具有一厚度(332)，且其厚度值范围系落在介于4μm以及10μm之间。
10.根据权利要求9所述的高频二极管，其中，该第二半导体区域(308)的该厚度(332)系落在5μm以及8μm之间。
11.根据权利要求1至10中任一项所述的高频二极管，其中，该势垒区域(100)，该第二半导体区域(308)，以及该第三半导体区域(312)系具有一侧向延伸(334)，且该侧向延伸(334)系落在介于20μm以及100μm之间的一数值范围内。
12.根据权利要求11所述的高频二极管，其中，该侧向延伸(334)系落在介于40μm以及60μm之间的一数值范围内。
13.根据权利要求11或12所述的高频二极管，其中，一边界结构(314)系被安置于该势垒区域(100)、该第二半导体区域(308)、以及该第三半导体区域(312)的侧边之上，且其系会定义出该势垒区域(100)、该第二半导体区域(308)、以及该第三半导体区域(312)的该侧向延伸(334)。
14.根据权利要求13所述的高频二极管，其中，该边界结构(314)系包括一绝缘材料。
15.根据权利要求14所述的高频二极管，其中，该第一半导体区域(302)系可以与一接触结构(322)的一接触点(328)进行导电接触，其中，该接触点(328)系被安置在高于该第二半导体区域(308)以及该第三半导体区域(312)之间之一接口的该第一半导体区域(302)之上。
16.根据权利要求15所述的高频二极管，其中，该接触结构(322)系包括至少一由一绝缘材料所构成的次结构(326)。
17.根据权利要求1至16中任一项所述的高频二极管，其中，该第一半导体区域(302)系被安置于一衬底(300)之上，且该衬底系包括一半绝缘材料。
18.一种高频电路，包括一开关，其系具有根据权利要求1至17项其中之一的一高频二极管，其中，该高频二极管系包括一阳极以及一阴极；以及一控制装置，其系加以形成，以根据一控制信号而关闭、或开启该开关，其中，该控制装置系更进一步地加以形成，以于开启该开关时，施加一正偏压于该高频二极管之该阴极以及该阳极之间。
19.根据权利要求18所述的高频电路，其中，一开关输入系可以被耦接至一高频源的一输出电压，其中，一具有一高频电压振幅的电压信号系可以供应自该高频源，以及其中，该正偏压系小于、或等于该高频电压振幅的一半。
20.根据权利要求19所述的高频电路，其中，该正偏压系小于、或等于该高频电压振幅的三分之一。
全文摘要
本发明提供了一种高频二极管，其包括具有一第一导电类型的一第一半导体区域(302)，以及相邻于该第一半导体区域(302)、且具有不同于该第一导电类型之一第二导电类型的一势垒区域(100)，再者，该高频二极管系亦包括相邻于该势垒区域(100)的一第二半导体区域(308)，且该第二半导体区域(308)系具有该第二导电类型，以及系具有低于该势垒区域(100)之掺质浓度、或是等于零的一掺质浓度，更甚者，该高频二极管也包括相邻于该第二半导体区域(308)的一第三半导体区域(312)，且该第三半导体区域(312)系具有与该第二半导体区域(308)相同之导电类型，以及系具有较该势垒区域(100)为高的一掺质浓度。而透过如此的一结构，其系有可能提供具有短暂切换时间以及低偏压的一高频二极管。
文档编号H01L29/861GK1601757SQ200410085140
公开日2005年3月30日 申请日期2004年9月25日 优先权日2003年9月25日
发明者R·洛塞汉德 申请人:因芬尼昂技术股份公司