专利名称：低温多晶硅薄膜晶体管的制作方法
技术领域：
本实用新型涉及一种薄膜晶体管，且特别涉及一种低温多晶硅薄膜(low temperature poly-silicon，简称为LTPS)晶体管。
背景技术：
在一般元件中，都需配置开关以驱动元件的运作。以主动式驱动的显示元件为例，其通常是以薄膜晶体管(Thin Film Transistor，TFT)作为驱动开关。而薄膜晶体管又可依通道区的材质分为非晶硅(amorphoussilicon，简称a-Si)薄膜晶体管以及多晶硅(poly-silicon)薄膜晶体管，由于多晶硅薄膜晶体管相较于非晶硅薄膜晶体管其消耗功率小且电子迁移率大，因此逐渐受到市场的重视。
早期的多晶硅薄膜晶体管的制程温度高达摄氏1000度，因此基板材质的选择受到大幅的限制。不过，近来由于激光技术的发展，制程温度可降至摄氏600度以下，而利用此种制程所形成的多晶硅薄膜晶体管又被称为低温多晶硅薄膜晶体管。
在低温多晶硅薄膜晶体管中，多晶硅薄膜的形成方法是先在基板上形成非晶硅薄膜，之后使非晶硅薄膜熔融(Melting)后再结晶(Re-crystallization)成为多晶硅薄膜。图1A及图1B是现有低温多晶硅薄膜的制造流程的剖面示意图。一般常用的激光退火制程为准分子激光退火(Excimer Laser Annealing，简称为ELA)制程。请参照图1A，在基板100上形成非晶硅薄膜102之后，再通过准分子激光光束106进行激光退火(Laser Annealing)制程，以将非晶硅薄膜102熔融，从而使硅分子再结晶成为多晶硅薄膜102a，如图1B所示。
然而，由于ELA制程所形成的多晶硅薄膜102a的晶粒尺寸过小，且尺寸均匀性(uniformity)不佳，因此多晶硅薄膜102a中存在有许多晶粒边界(grain boundary)，以致于电子在多晶硅薄膜102a的通道区中的迁移率仅约100～200cm2/V·sec，因而对薄膜晶体管的效能造成相当大的影响。
为解决上述问题，已知提出另一种称为连续侧向固化(SequentialLateral Solidification，简称为SLS)的激光退火制程。图2A至图2B所示为现有另一种低温多晶硅薄膜的制造流程剖面示意图。
请参照图2A，SLS制程利用光罩104来限定非晶硅薄膜102被激光光束106照射到的范围，以熔融部分区域内的非晶硅薄膜102，即区域110内的非晶硅薄膜102。在某些SLS制程中，光罩104由机台控制而做平移动作，以使激光光束透过光罩104上的孔洞108而照射到区域110内所有的非晶硅薄膜102。
请参照图2B，在经过一段时间之后，被熔融的非晶硅薄膜102(也就是区域110内的非晶硅薄膜102)将以未熔融的非晶硅薄膜102为晶核而侧向成长，进而在区域110内形成多晶硅薄膜202a。
由图2B可知，SLS制程可形成晶粒尺寸较大的多晶硅薄膜202a。换言之，以SLS制程所形成的多晶硅薄膜202a中的晶粒界面较少，因此SLS制程与传统的ELA制程相比，SLS制程不但可提高电子在多晶硅薄膜中的迁移率，进而提高薄膜晶体管的效能，更可使得多晶硅薄膜的晶向(grain orientation)较为一致。
然而，由于SLS制程所使用的仪器设备较为昂贵，且其比传统ELA制程多使用一道特殊光罩，因此整体晶体管在制造上的成本相当高。此外，SLS制程仍无法减少形成多晶硅薄膜所需的工时。
发明内容
因此，本实用新型的目的是提供一种低温多晶硅薄膜晶体管，其通道层中的晶粒具有较佳的尺寸均匀性，且晶粒界面也较少，使得此晶体管具有较佳的元件特性。
本实用新型提出一种低温多晶硅薄膜晶体管，其适于配置在基板上。此低温多晶硅薄膜晶体管主要由顶盖层、多晶硅薄膜以及闸极所构成。其中顶盖层配置在基板上方，且其与基板间具有一间隙区。多晶硅薄膜配置在顶盖层上，并可区分为通道区以及位于通道区两侧的源极/漏极区。其中通道区位于间隙区的上方，且通道区内的多晶硅薄膜即为晶体管的通道层。而闸极则配置在通道区的上方。
依照本实用新型的实施例所述，此低温多晶硅薄膜晶体管还包括配置在基板上的缓冲层，其位于顶盖层与基板之间，用以阻挡基板中的杂质在制程中发生非预期的扩散，进而影响元件的效能。而在本实施例中，间隙区例如位于顶盖层与缓冲层之间，且间隙区所具有的热传导系数低于缓冲层及基板的热传导系数。
依照本实用新型的实施例所述，此低温多晶硅薄膜晶体管还包括有闸介电层，其配置在多晶硅薄膜上。
依照本实用新型的实施例所述，通道区内的多晶硅薄膜的晶粒例如大于源极/漏极区内的多晶硅薄膜的晶粒，因而使晶体管具有较高的驱动电流以及较低的漏电流。此外，由于通道区内的晶粒尺寸较大，因此其中之晶粒界面的数量也少于源极/漏极区内的晶粒界面的数量，所以电子可在通道区内受电场移动却不易被晶粒界面散射，故具有较佳的电子迁移率。而闸极的宽度较佳的是小于通道区内的晶粒的尺寸。此外，在另一实施例中，此闸极例如是双闸极结构，更可减少电子直接受到通道中央的唯一晶粒界面的影响，从而明显提升晶体管的效能。
依照本实用新型的实施例所述，此低温多晶硅薄膜晶体管还包括介电层、源极/漏极接触孔以及源极/漏极导体层。其中，介电层配置于多晶硅薄膜上并覆盖住闸极。源极/漏极接触孔皆配置在介电层以及闸介电层中，并与源极/漏极区电性接触。而源极/漏极导体层则配置在介电层上，并填入源极/漏极接触孔而与源极/漏极区电连接。
本实用新型所形成的多晶硅薄膜中的晶粒的晶向皆平行于往后晶体管在工作状态下的电子传输的方向，可因而改善电子在通道区中的迁移率，进而提高晶体管的工作效能。
为让本实用新型的上述和其他目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图详细说明如下。
图1A及图1B是现有低温多晶硅薄膜的制造流程剖面示意图。
图2A至图2B所示为现有另一种低温多晶硅薄膜的制造流程剖面示意图。
图3所示为本实用新型的一较佳实施例的低温多晶硅薄膜晶体管的剖面示意图。
图4A所示为本实用新型的一实施例中的低温多晶硅薄膜晶体管的上视图。
图4B所示为本实用新型的另一实施例中的低温多晶硅薄膜晶体管的上视图。
图5A至图5E所示为本实用新型一较佳实施例的一种低温多晶硅薄膜晶体管的通道层的制造流程剖面示意图。
图6A至图6D则分别对应图5A至图5E而示出其上视图。
具体实施方式
本实用新型在将非晶硅薄膜转变为多晶硅薄膜的制程前，先移除非晶硅薄膜在后续制程中欲作为多晶硅通道的区域下方的牺牲层而形成较两侧的热传导性低的间隙区，以使此处上方的硅晶粒结晶速率较两侧区域内的硅晶粒的结晶速率慢，进而使晶粒由两侧往中央侧向成长，并在通道区中长成较大尺寸的晶粒。以下实施例用以说明本实用新型的原理，以使本领域的技术人员更为了解本实用新型，并非用以限定本实用新型。
图3所示为本实用新型的一较佳实施例的低温多晶硅薄膜晶体管的剖面示意图。请参照图3，本实用新型的低温多晶硅薄膜晶体管330主要由基板300、顶盖层306、多晶硅薄膜308a、闸极316以及源极/漏极导体层336所构成。其中，顶盖层306配置在基板300的上方，且在本实施例中，基板300上例如配置有位于顶盖层306与基板300之间的缓冲层302，用以阻挡基板中的杂质在制程中发生非预期的扩散，进而影响元件的效能。
特别是，并位于顶盖层306与缓冲层302之间更具有间隙区310。而间隙区310内例如具有热传导系数低的空气或其他气体。
多晶硅薄膜308a配置在顶盖层306上，且其可区分为通道区322以及掺有杂质(dopant)的源极/漏极区318，其中通道区322位于间隙区310的上方，且通道区322内的多晶硅薄膜308a即是低温多晶硅薄膜晶体管330的多晶硅通道层。闸极316配置在多晶硅薄膜308a的通道区322的上方，且多晶硅薄膜308a上例如配置有闸介电层314。
介电层324配置于闸介电层314上，并覆盖住闸极316。而介电层324上配置有源极/漏极导体层336，且源极/漏极导体层336通过配置在介电层324以及闸介电层314中的源极/漏极接触孔332而与源极/漏极区318电连接。
值得特别注意的是，在本实施例中，通道区322内的多晶硅薄膜308a中的硅晶粒340例如大于源极/漏极区318内的多晶硅薄膜308a中的硅晶粒350，且其较佳尺寸约略大于通道区322的长度L的一半，因此低温多晶硅薄膜晶体管330可具有较高的驱动电流。而且，因为通道区322内的晶粒340尺寸较大，因此通道区322内的晶粒界面360的数量会小于源极/漏极区318内的晶粒界面360的数量。且晶粒的晶向平行于电子在低温多晶硅薄膜晶体管330内的传输方向，因此当低温多晶硅薄膜晶体管330处于工作状态下时，电子载体可轻易地穿过通道区322，而不会因通道区322内的晶粒界面360过多而散射，使得电子迁移率降低。
特别是，本实用新型还可以将低温多晶硅薄膜晶体管330的闸极316宽度缩小，以使其小于晶粒340的尺寸(如图4A所示)，即可避免薄膜晶体管的通道区跨越晶粒界面，进而能使薄膜晶体管能够具有较佳的效能。熟习此技术者应该知道，在此所谓的晶粒尺寸通常指平行于闸极宽度的方向上的晶粒长度。
而除了缩小闸极的宽度之外，本实用新型还可以在低温多晶硅薄膜晶体管上配置双闸极结构416，如图4B所示，其示出了本实用新型的另一实施例中的低温多晶硅薄膜晶体管的上视图。此种双闸极结构416也可减少电子直接受到通道中央的唯一晶粒界面的影响，从而明显提升晶体管的效能。
本实用新型通过特殊的制程来完成上述通道区具有较佳特性的低温多晶硅薄膜晶体管，以下将举实施例对上述低温多晶硅薄膜晶体管的通道层的制造方法加以说明。
图5A至图5E所示为本实用新型一较佳实施例的一种低温多晶硅薄膜晶体管的通道层的制造流程剖面示意图。而图6A至图6D则分别对应图5A至图5E而示出其上视图。
请参照图5A，首先依序在基板300上形成缓冲层(buffer layer)302以及牺牲层304，其形成方法例如为化学气相沉积法(Chemical VaporDeposition)或是溅镀(sputtering)法，而牺牲层304的材质例如为金属材料。值得注意的是，缓冲层302为选择性的元件，其功用如前述实施例所述，此处不再赘述。而熟习此技术者可依实际制程所需来决定缓冲层302的存在与否，本实用新型不对其加以限定。而牺牲层304例如是一配置在缓冲层302上的长方形图案的膜层，如图6A所示。
请参照图5B以及图6B，依序在缓冲层302上形成顶盖层306以及非晶硅薄膜308，并覆盖住牺牲层304。其中，在后续制程中将以牺牲层304上方的区域312内形成低温多晶硅薄膜晶体管的通道层，并于区域312的两侧中形成源极/漏极区。因此，牺牲层304的宽度即决定此低温多晶硅薄膜晶体管的通道层的长度。换言之，通过控制牺牲层304的宽度可以有效控制低温多晶硅薄膜晶体管中通道区的长度。
请参照图5C以及图6C，接着移除牺牲层304，以于顶盖层306与缓冲层302之间形成间隙区310，而间隙区310内例如具有空气。此步骤的作法例如是以湿式蚀刻移除牺牲层304，也就是将图5B所绘示的结构浸泡于一蚀刻液之中(未示出)，而且此蚀刻液对牺牲层304的蚀刻速率远大于其对其他膜层的蚀刻速率，所以此步骤能够在其他膜层均保持完整的情况下移除牺牲层304。
请同时参照图5D及图5E，在形成间隙区310之后，接着进行激光退火制程以使非晶硅薄膜308熔融后再结晶而形成多晶硅薄膜308a，并于间隙区310上方的顶盖层306上形成多晶硅通道层522(也就是位于区域312之内的多晶硅薄膜308a)。而本实施例所使用的激光退火制程例如是准分子激光退火制程，如图5D所示，其是利用准分子激光光束326照射非晶硅薄膜308以使其融熔而成为液态硅(未示出)。经过一段时间后，液态硅会慢慢降温而再结晶为多晶硅薄膜。此时，由于区域312位于间隙区310的上方，且间隙区310内例如具有空气，而空气的热传导系数约为0.025W/cm·K，远小于顶盖层306以及缓冲层302的热传导系数。因此，区域312内的液态硅的结晶速率会较两侧的液态硅的结晶速率慢。换言之，在固化过程中，硅原子将由两侧往区域312中央横向成长晶粒而形成多晶硅薄膜308a，而区域312内的多晶硅薄膜308a即为晶体管的多晶硅通道层522，如图5E及图6D所示。
特别是，由于区域312内的晶粒成长较慢，因此所形成的晶粒尺寸也就比两侧区域内所形成的晶粒大，也就是说多晶硅通道层522中的晶粒具有较大的尺寸，其例如略大于多晶硅通道层322长度L的一半。
此外，由于多晶硅通道层322内的晶粒界面的数量少于两侧区域内晶粒界面的数量，因此电子在多晶硅通道层322内可具有较佳的迁移率，进而提高晶体管的工作效能。
综上所述，本实用新型的低温多晶硅薄膜晶体管具有下列优点1.由于此晶体管的通道区内的晶粒具有较大的尺寸以及较佳的尺寸均匀性，因此本实用新型的晶体管具有较高的驱动电流以及高电子迁移率。
2.利用本实用新型的制程所形成的多晶硅薄膜，其中晶粒的晶向皆平行于电子在晶体管内的传输方向，因此本实用新型能够改善电子在通道区中的迁移率，进而提高晶体管的工作效能。
3.此晶体管中的通道区的宽度与长度取决于牺牲层的宽度及长度。因此，通道区的宽长比即可依实际制程所需来调整牺牲层的大小，制程裕度较大。
4.本实用新型的制造设备与现有制造设备相容，其例如可以通过现有准分子激光退火制程的设备来达成连续侧向固化(Sequential LateralSolidification，SLS)制程的水准，也就是说，本实用新型在提高产品品质的同时，也能够节省制程设备成本，以达最大的生产利润。
虽然本实用新型已以较佳实施例披露如上，然而其并非用以限定本实用新型，任何熟习此技术者，在不脱离本实用新型的精神和范围内，当可作些许的变动与润饰，因此本实用新型的保护范围以后附的权利要求书为准。
附图标记说明100、300基板102、308非晶硅薄膜102a、202a、308a多晶硅薄膜104光罩106、326准分子激光光束108孔洞110、312区域302缓冲层304牺牲层306顶盖层310间隙区314闸介电层316闸极318源极/漏极区322通道区
324介电层330低温多晶硅薄膜晶体管332源极/漏极接触孔336源极/漏极导体层340、350硅晶粒416双闸极结构522多晶硅通道层
权利要求1.一种低温多晶硅薄膜晶体管，其适于配置在一基板上，其特征在于，该低温多晶硅薄膜晶体管包括一顶盖层，其配置于该基板上方，其中该顶盖层与该基板之间具有一间隙区；一多晶硅薄膜，其配置于该顶盖层上，且该多晶硅薄膜包括一通道区以及一位于该通道区两侧的源极/漏极区，其中该通道区位于该间隙区上方；以及一闸极，其配置于该多晶硅薄膜的该通道区上方。
2.如权利要求1所述的低温多晶硅薄膜晶体管，其特征在于，还包括一缓冲层，其配置于该基板与该顶盖层之间，而该间隙区位于该顶盖层与该缓冲层之间。
3.如权利要求2所述的低温多晶硅薄膜晶体管，其特征在于，该间隙区所具有的热传导系数低于该缓冲层的热传导系数。
4.如权利要求1所述的低温多晶硅薄膜晶体管，其特征在于，该间隙区所具有的热传导系数低于该基板的热传导系数。
5.如权利要求1所述的低温多晶硅薄膜晶体管，其特征在于，还包括一闸介电层，其配置于该多晶硅薄膜上。
6.如权利要求1所述的低温多晶硅薄膜晶体管，其特征在于，该多晶硅薄膜的该通道区内的晶粒尺寸大于该多晶硅薄膜的该源极/漏极区内的晶粒尺寸。
7.如权利要求1所述的低温多晶硅薄膜晶体管，其特征在于，该闸极宽度小于该通道区内的晶粒尺寸。
8.如权利要求1所述的低温多晶硅薄膜晶体管，其特征在于，该闸极为一双闸极结构。
9.如权利要求1所述的低温多晶硅薄膜晶体管，其特征在于，还包括一介电层，其配置于该多晶硅薄膜以及该闸极上，其中该介电层具有多个接触孔，以暴露出该多晶硅薄膜的该源极/漏极区；以及一源极/漏极导体层，其配置于该介电层上，且该源极/漏极导体层通过该介电层中的这些接触孔与该多晶硅薄膜的该源极/漏极区电连接。
专利摘要一种低温多晶硅薄膜晶体管，主要由顶盖层、多晶硅薄膜以及闸极所构成。其中顶盖层配置在基板上方，且其与基板间存在一间隙区。多晶硅薄膜配置在顶盖层上，并区分为通道区以及位于通道区两侧的源极/漏极区。其中通道区位于间隙区上方。而闸极则配置在通道区上方。由于通道区下方具有间隙区，因此在进行激光退火制程时，此处的热传导率较低，故硅原子具有较长的再结晶时间，以使通道区内形成较大尺寸的晶粒，进而减少通道区内的晶粒界面。且多晶硅薄膜中的晶粒的晶向均平行于电子在晶体管中的传输方向，所以能够提高晶体管的工作效能。
文档编号H01L29/66GK2717022SQ20042007397
公开日2005年8月10日 申请日期2004年7月16日 优先权日2004年7月16日
发明者郭政彰 申请人:广辉电子股份有限公司