专利名称：用于设置具有自适应等离子体源的等离子体室的方法、使用该等离子体室的等离子体蚀 ...的制作方法
技术领域：
本发明涉及一种半导体制造设备，并更具体而言，涉及一种设置具有自适应等离子体源的等离子体室的方法、一种使用该等离子体室的等离子体蚀刻方法以及一种制造自适应等离子体源的方法。
背景技术：
在过去二十年中，用于制造超大规模集成(ULSI)电路器件的技术显著地进展。通过提供能支持需要根本技术的半导体制造工艺的半导体制造设备，这种显著的进展是可能的。等离子体室越来越多地用在除蚀刻工艺之外的沉积工艺中，其中等离子体室是半导体制造设备中的一种类型，沉积工艺是等离子体室的主要工艺。
等离子体室用于在其中形成等离子体并利用等离子体执行如蚀刻和沉积的工艺。基于等离子体生成源，等离子体室可分类为若干类型。例如，等离子体室分类成电子回旋共振(ECR)等离子体源型等离子体室、螺旋波激发等离子体(HWEP)源型等离子体室、电容耦合等离子体(CCP)源型等离子体室以及感应耦合等离子体(ICP)源型等离子体室。最近，已提出了一种自适应等离子体源，其结构修改为使得不仅具有感应耦合等离子体源的特征还具有电容耦合等离子体源的特征。
ICP源或自适应等离子体源将射频功率供给到感应线圈以便于生成磁场，并使用由生成的磁场所感应的电场在等离子体室的内部中心俘获电子，以便甚至在低压生成高密度等离子体。ICP源或自适应等离子体源具有的优点在于，与ECR等离子体源或HWEP源相比，ICP源或自适应等离子体源结构简单，并且可相对地易于获得大尺寸的等离子体。
当ICP源或自适应等离子体源安装在等离子体室上来执行蚀刻工艺时，对晶片的每个位置而言蚀刻速率可以不同。有若干原因引起蚀刻速率的不同，而且这些原因可按情形通过工艺技术的使用来解决。然而，因设备相关原因尤其是等离子体源特征造成的蚀刻速率的不同非常难以通过使用工艺技术来克服。
另一方面，由于半导体器件已迅速地大规模集成并且设计规则已迅速地减小，光致抗蚀剂逐渐地变薄，而且电路线宽也变窄。出于此原因，用于制造半导体器件的蚀刻工艺，例如用于形成金属线的蚀刻工艺，需要非常高的蚀刻选择比。
这主要是因为，虽然随着半导体器件的大规模集成，在光刻过程中施加的光致抗蚀剂的厚度变得更薄，但是例如硬掩模层厚度的绝缘层厚度变得更厚，该绝缘层是待蚀刻的层。此外，由于有机底抗反射涂膜基本上提供在光致抗蚀剂层下，光致抗蚀剂层的厚度进一步减小。从而，在用于制造大规模集成半导体器件的蚀刻工艺中，实现高光致抗蚀剂选择比是重要的。
然而，已知利用传统ICP源型等离子体室装置非常难以实现高光致抗蚀剂选择比。这是因为必须施加例如约800W至1000W源功率的高等离子体源功率，以便于在传统ICP源型等离子体室中在所需水平获得金属线图案的垂直轮廓。
还已知这种高等离子体源功率的应用引起了光致抗蚀剂选择比的减小。当将约1000W的等离子体源功率施加在传统ICP源型等离子体室中时，难以实现甚至约2.5或更小的低光致抗蚀剂选择比。同样，当施加这种高等离子体源功率时，由于高等离子体源功率严重地引起晶片弧化问题，而且由于工艺室内部元件的蚀刻严重地引起了粒子增加问题。
为了实现高光致抗蚀剂选择比并为了解决粒子增加的问题，需要在较低水平施加等离子体源功率。然而，等离子体源功率必须保持在高水平以便于在传统ICP源型等离子体室蚀刻装置中获得金属线图案的垂直轮廓，如上所述。从而，当降低等离子体源功率来解决粒子增加问题并增加光致抗蚀剂选择比时，损伤了金属线图案的垂直轮廓。也就是说，在传统型ICP源型等离子体装置中，高光致抗蚀剂选择比与金属线图案的垂直轮廓相矛盾。
有鉴于此，已经需要开发一种新颖的等离子体蚀刻方法，该方法能使用新提出的自适应等离子体源在低等离子体源功率实现令人满意的图案垂直轮廓，在高水平保持蚀刻速率以便提高产率，并实现高光致抗蚀剂选择比。
自适应等离子体源包括设置在其中心的线圈套以及多个单元线圈，该多个单元线圈螺旋地绕在线圈套上，而每个单元线圈的一端固定到线圈套。在具有上述结构的等离子体源中，单元线圈之间的间隔和每个单元线圈的截面积影响等离子体室中生成的等离子体的密度和均匀性。从而，需要形成更精确的等离子体源。然而明显地，等离子体源过度精确的制造追求严重地恶化了等离子体源的实用性。
发明内容
因此，考虑上述问题而实现本发明，而且本发明的目的是提供一种设置具有自适应等离子体源的等离子体室的方法以便以与晶片位置无关的均匀蚀刻速率来执行蚀刻工艺。
本发明的另一目的是提供一种等离子体蚀刻方法，该方法能以低的等离子体源功率实现令人满意的图案垂直轮廓，将蚀刻速率保持在高水平以便于增加产率，以及实现高的光致抗蚀剂选择比。
本发明的又一目的是提供一种等离子体源制造方法，该方法适于具有的高可靠性、短的处理时间和降低的处理成本的大规模生产。
根据本发明的一个方面，通过提供一种等离子体室设置方法可实现以上和其它目的，该方法用于将自适应等离子体源线圈设置在等离子体室上，并使用等离子体源线圈在等离子体室中生成等离子体，其中等离子体室设置方法包括以下步骤制备包括第一等离子体源线圈、第二等离子体源线圈和第三等离子体源线圈的多个等离子体线圈，第二等离子体源线圈在其中心部分具有高于第一等离子体源线圈蚀刻速率的蚀刻速率，第三等离子体源线圈在其边缘部分具有高于第一等离子体源线圈蚀刻速率的蚀刻速率；将第一等离子体源线圈设置在等离子体室上，并蚀刻测试芯片；以及对测试芯片的每个位置的蚀刻速率进行分析，并基于分析结果利用第二等离子体源线圈或第三等离子体源线圈代替第一等离子体源线圈。
每个等离子体源线圈包括设置在其中心的线圈套；以及多个单元线圈，螺旋地绕在线圈套上，而每个单元线圈的一端固定到线圈套，单元线圈的数目为m，其中m是2或更大的正数，每个单元线圈具有由以下等式表示的预定匝数(n)n＝ax(b/m)，其中a和b分别是正数。
第一等离子体源线圈具有其上表面为平坦的线圈套，第二等离子体源线圈具有其上表面为凹陷的线圈套，而第三等离子体源线圈具有其上表面为凸起的线圈套。
尽管距第一等离子体源线圈中心的径向距离增加，但第一等离子体源线圈的单元线圈之间的间隔是均匀的，随着距第二等离子体源线圈中心的径向距离增加，第二等离子体源线圈的单元线圈之间的间隔逐渐增加，而随着距第三等离子体源线圈中心的径向距离增加，第三等离子体源线圈的单元线圈之间的间隔逐渐减小。
尽管距第一等离子体源线圈中心的径向距离增加，但第一等离子体源线圈的每个单元线圈的截面积是均匀的，随着距第二等离子体源线圈中心的径向距离增加，第二等离子体源线圈的每个单元线圈的截面积逐渐增加，而随着距第三等离子体源线圈中心的径向距离增加，第三等离子体源线圈的每个单元线圈的截面积逐渐减少。
线圈套包括下套部分和上套部分，下套部分由与上套部分的材料不同的材料制成。
如果基于针对测试芯片的每个位置的蚀刻速率分析结果，确定在测试晶片的中心部分的蚀刻速率高于在测试晶片的边缘部分的蚀刻速率，则第一等离子体源线圈由第三等离子体源线圈代替，然后使用第三等离子体源线圈执行主蚀刻工艺。
如果基于针对测试芯片的每个位置的蚀刻速率分析结果，确定在测试晶片的边缘部分的蚀刻速率高于在测试晶片的中心部分的蚀刻速率，则第一等离子体源线圈由第二等离子体源线圈代替，然后使用第二等离子体源线圈执行主蚀刻工艺。
根据包括自适应等离子体源的等离子体室设置方法，制备针对位置具有不同等离子体密度分布的多个等离子体源线圈，执行测试蚀刻工艺，并基于测试结果来设置等离子体源线圈中的一个，以便于执行主蚀刻工艺。从而，本发明具有实现均匀蚀刻速率的效果，其不通过工艺参数的控制来获得。
根据本发明的另一方面，提供一种等离子体蚀刻方法，包括以下步骤将晶片安装在等离子体室装置的等离子体室中，该等离子体室装置包括在其中安装晶片的等离子体室；用于将偏置功率施加到晶片后表面的偏置功率部分；设置在等离子体室上用于将引入到等离子体室的反应气体转换成等离子体的等离子体源线圈，等离子体源线圈包括线圈套和多个单元线圈，多个单元线圈螺旋地绕在线圈套上，而每个单元线圈的一端固定到线圈套；以及用于将源功率施加到等离子体源线圈以生成等离子体的源功率部分；以及将反应气体供给到等离子体室，而在不大于500W的水平施加源功率以选择性地蚀刻晶片的表面。
单元线圈的数目是三或更多，而每个单元线圈的匝数不大于三。
源功率以约300W至450W的水平施加。
源功率与偏置功率的比保持在约0.2∶1和5∶1之间的范围内。
反应气体包括氯和三氯化硼。
根据该等离子体蚀刻方法，在以低水平例如以不大于500W的低水平施加源功率时实现令人满意的图案。虽然施加低的源功率，但具有改进结构的等离子体源线圈的使用提供了图案的垂直轮廓而无底切(undercut)的出现。同样，在蚀刻过程中实现高的光致抗蚀剂选择比，例如，约2.5或更多的光致抗蚀剂选择比。此外，实现约8000/min至10000/min的高蚀刻速率。另外，在低源功率实现高的蚀刻速率、高的光致抗蚀剂选择比和垂直轮廓。还有效地防止了归因于等离子体的对室内对元件的损伤。从而，本发明具有降低成本和解决粒子增加问题的效果。
根据本发明的又一方面，提供一种制造在等离子体室上设置的等离子体源线圈的方法，等离子体源线圈包括在其中心设置的线圈套和螺旋地绕在线圈套上的多个单元线圈，其中该方法包括以下步骤分别将单元线圈插到在线圈套的圆周部分形成的槽中，并将单元线圈固定到线圈套；制备具有在成形夹具体上形成的凹陷的成形夹具(jig)，成形夹具的凹陷具有与单元线圈形状类似的形状；制备具有在精确测量夹具体上形成的凹陷的精确测量夹具，精确测量夹具的凹陷具有与单元线圈形状相同的形状；将用于单元线圈的铜线插到成形夹具的凹陷中，而将热施加到用于单元线圈的铜线，以形成具有与单元线圈的形状类似的形状的螺旋铜线；将螺旋铜线插到精确测量夹具的凹陷中，而将热施加到螺旋铜线来形成单元线圈；以及将单元线圈固定到线圈套。
在成形夹具形成的凹陷的宽度分别大于单元线圈的直径。
成形夹具的凹陷是在成形夹具体上形成的槽，使得成形夹具的凹陷具有分别对应于单元线圈直径的深度。
精确测量夹具的凹陷是在精确测量夹具体上形成的槽，使得精确测量夹具的凹陷具有分别对应于单元线圈直径的深度。
等离子体源线圈制造方法进一步包括以下步骤在将螺旋铜线插到精确测量夹具的凹陷中而将热施加到螺旋线以形成单元线圈后，对单元线圈插在其中的精确测量夹具按压预定的时间段。
等离子体源线圈制造方法进一步包括以下步骤利用银来镀单元线圈。
单元线圈借助于固定装置来固定到线圈套。
等离子体源线圈制造方法进一步包括以下步骤对没有固定到线圈套的单元线圈的端部进行滚动。
在形成螺旋铜线和单元线圈的步骤所进行的热处理在250至350℃的温度执行。
成形夹具和精确测量夹具由无氧铜制成。
根据该等离子体源线圈制造方法，在等离子体源线圈的制造期间，每个单元线圈的厚度不改变，因此每个单元线圈的厚度保持在所需水平。同样，容易地形成螺旋地绕在线圈套上的每个单元线圈的形状。从而，本发明具有减少制造成本和时间的效果，由此易于实现大规模生产。
从以下结合附图的详细描述，将更清楚的理解本发明的以上和其它目的、特点以及其它优势，其中图1是示意性图示根据本发明优选实施例的等离子体室设置方法的流程图；图2是示出在根据本发明优选实施例的等离子体室设置方法中使用的自适应等离子体源线圈的视图；图3是示出根据本发明优选实施例的等离子体室设置方法所应用到的等离子体室实例的截面视图；图4是示出根据本发明优选实施例的等离子体室设置方法所应用到的等离子体室另一实例的截面视图；图5是示出根据本发明优选实施例的等离子体室设置方法所应用到的等离子体室另一实例的截面视图；图6是示出根据本发明优选实施例的等离子体室设置方法所应用到的等离子体室又一实例的截面视图；图7是示出在根据本发明优选实施例的等离子体室设置方法中使用的等离子体源线圈另一实例的视图；图8是图示在图7中所示距中心的径向距离与等离子体源线圈的线圈间隔之间关系的曲线图；图9是示出在根据本发明优选实施例的等离子体室设置方法中使用的等离子体源线圈又一实例的视图；图10是图示在图9中所示距中心的径向距离与等离子体源线圈的截面积之间关系的曲线图；图11是图示在图9中所示距中心的径向距离与等离子体源线圈的线圈间隔之间关系的曲线图；图12和图13分别是图示根据本发明的优选实施例的等离子体室设置方法的截面视图；图14是示意性图示根据本发明另一优选实施例的等离子体蚀刻方法的流程图；图15和16分别是示意性图示根据本发明优选实施例的等离子体蚀刻方法的截面视图；图17是图示根据本发明优选实施例的等离子体蚀刻方法的效果的扫描电子显微照片(SEM)；图18是示意性图示根据本发明又一优选实施例的等离子体源线圈制造方法的流程图；图19至21是分别示出在根据本发明优选实施例的等离子体源线圈制造方法中使用的夹具的视图；图22是图示在根据本发明优选实施例的等离子体源线圈制造方法中单元线圈附着到线圈套的视图；以及图23是示出通过根据本发明优选实施例的等离子体源线圈制造方法而制造的等离子体源的视图。
具体实施例方式
图1是示意性图示根据本发明优选实施例的等离子体室设置方法的流程图。
如图1中所示，首先制备第一等离子体源线圈(步骤101)。随后，制备第二等离子体源线圈(步骤102)，该第二等离子体源线圈在其中心部分具有高于第一等离子体源线圈蚀刻速率的蚀刻速率。同样，制备第三等离子体源线圈(步骤103)，该第三等离子体源线圈在其边缘部分具有高于第一等离子体源线圈蚀刻速率的蚀刻速率。第一、第二和第三等离子体源线圈具有相同的平面形状，而第一、第二和第三等离子体源线圈具有不同的截面形状。
参考图2，第一、第二和第三等离子体源线圈中的每个包括线圈套210，设置在其中心；以及多个单元线圈201、202、203和204，螺旋地绕在线圈套210上。在此实施例中，单元线圈的数目是四。然而，单元线圈的数目不需要限制为四。例如，单元线圈的数目(m)可以是大于或等于二的正数。单元线圈201、202、203和204中的每个具有预定的匝数(n)。匝数(n)应为正数。例如，匝数n通过以下等式表示n＝ax(b/m)，其中a和b分别是正数。线圈套210由与多个单元线圈201、202、203和204相同的材料制成。例如，在单元线圈201、202、203和204中的每个由铜材料制成的情形下，线圈套210由铜材料制成。尽管，线圈套210可按情形由不同于单元线圈201、202、203和204中每个的材料制成。然而，在此情形中，应注意线圈套210可由导电材料制成。在线圈套210的中心设置了支持棒211，该支持棒从线圈套210的上表面垂直延伸。支持棒211也由如铜的导电材料制成。
如图3至5中所示，第一等离子体源线圈200a具有其上表面平坦的线圈套212，第二等离子体源线圈200b具有其上表面凹陷的线圈套214，而第三等离子体源线圈200c具有其上表面凸起的线圈套216。第二等离子体源线圈200b的线圈套214具有小于第一等离子体源线圈200a的线圈套212厚度的厚度。结果，等离子体密度在第二等离子体源线圈200b的中心部分高于在第二等离子体源线圈200a的边缘部分，因此蚀刻速率在第二等离子体源线圈200b的中心部分高于在第二等离子体源线圈200a的边缘部分。另一方面，第三等离子体源线圈200c的线圈套216具有大于第一等离子体源线圈200a的线圈套212厚度的厚度。结果，等离子体密度在第三等离子体源线圈200c的边缘部分高于在第三等离子体源线圈200c的中心部分，因此蚀刻速率在第三等离子体源线圈200c的边缘部分高于在第三等离子体源线圈200c的中心部分。上述特征在某些情形中可以相反，例如在蚀刻速率不仅受等离子体密度影响还受等离子体室中中子的出现和它们化学反应的结果影响。在此情形中，第二等离子体源线圈200b由第三等离子体源线圈200c代替，反之亦然。
如图3中所示，其上设置第一等离子体源线圈200a的等离子体室300a具有内空间304，该内空间304具有由外室壁302和圆顶312所限定的预定尺寸。尽管为了清楚起见内空间304在图中示为向外界打开，但是内空间304实际上与外界隔离，使得在内空间304中保持真空状态。在内空间304中设置了晶片支持台306，其放置在内空间304的下部分中用于支持待处理的晶片308。连接到晶片支持台306的RF功率供给316，该RF功率供给316是偏置功率部分。第一等离子体源线圈200a设置在圆顶312的外表面用于在内空间304中生成等离子体310。第一等离子体源线圈200a具有如图2中所示的平面形状。连接到第一等离子体源线圈200a的支持棒211的是RF功率供给314，该RF功率供给314是源功率部分。虽然在图中没有示出，但是单元线圈201、202、203和204的端部分别连接到接地端子。其上设置有第一等离子体源线圈200a的等离子体室300a的上述结构相同地应用为其上设置有第二等离子体源线圈200b的等离子体室300b以及其上设置有第三等离子体源线圈200c的等离子体室300c的结构。
图6是示出根据本发明的等离子体室设置方法所应用到的等离子体室又一实例的截面视图。与图3中所示等离子体室元件相同的图6中所示等离子体室元件通过与图3中所示等离子体室元件相同的标号来表示。
参考图6，等离子体源线圈200d与以上参考图3至5所述的第一至第三等离子体源线圈不同在于，等离子体源线圈200d具有双层化线圈套218，该双层化的线圈套218包括下套部分218a和上套部分218b。双层化线圈套218的下套部分218a可由不同于双层化线圈套218的上套部分218a的材料制成，使得等离子体密度在其中心部分高于在其边缘部分，反之亦然。
图7是示出在根据本发明的等离子体室设置方法中使用的等离子体源线圈另一实例的视图，以及图8是图示在图7中所示距中心的径向距离与等离子体源线圈的线圈间隔之间关系的曲线图。
如图7和8中所示，单个单元线圈701螺旋地绕在设置于等离子体源线圈中心的线圈套710上，而单元线圈701的一端固定到线圈套710。尤其地，单元线圈701特征在于，随着x方向上距其中心的径向距离增加，线圈间隔(d)逐渐减少。换句话说，线圈间距(d)向着其中心逐渐增加，而线圈间距(d)向着其边缘逐渐减少。结果，随着单元线圈701在径向方向远离其中心，流经单元线圈701的电流之间的间隔减少，因此通过单元面积的电流总量增加。因而，随着线圈在径向方向远离其中心，电流密度增加，因此增加对应于晶片边缘的位置处的等离子体密度。这种等离子体源线圈710可用作第三等离子体源线圈。虽然在图中没有示出，但是第二等离子体源线圈具有相反的结构。具体来说，单元线圈701特征在于，随着x方向上距其中心的径向距离增加，线圈间隔(d)逐渐增加。尽管以上将单个单元线圈作为实例来描述，但同一原理可相同地应用于多个单元线圈。
图9是示出在根据本发明的等离子体室设置方法中使用的等离子体源线圈又一实例的视图，图10是图示在图9中所示距中心的径向距离与等离子体源线圈的截面积之间关系的曲线图，以及图11是图示在图9中所示距中心的径向距离与等离子体源线圈的线圈间隔之间关系的曲线图。
参考图9、10和11，单个单元线圈801螺旋地绕在设置于等离子体源线圈中心的线圈套810上，而单元线圈801的一端固定到线圈套810。尤其地，单元线圈801特征，在于随着x方向上距其中心的径向距离增加，线圈截面积(A)逐渐减少，而尽管x方向上距其中心的径向距离增加，但是一致地保持线圈间隔(d)。换句话说，线圈截面积(A)向着其中心逐渐增加，而线圈截面积(A)向着其边缘逐渐减少。结果，虽然电流量相同，但是随着线圈在径向方向远离其中心，流经单元线圈801的电流的密度增加，因此增加了对应于晶片边缘的位置处的等离子体密度。这种等离子体源线圈810可用作第三等离子体源线圈。虽然在图中没有示出，但是第二等离子体源线圈具有相对的结构。具体来说，单元线圈801特征在于，随着x方向桑距其中心的径向距离增加，线圈截面积(A)逐渐增加。尽管以上将单个单元线圈作为实例来描述，但是同一原理可相同地应用于多个单元线圈。
在上文中，已基于第一至第三等离子体源线圈的结构描述了制备第一、第二和第三等离子体源线圈的步骤(步骤101，步骤102和步骤103)。然而应注意，第一至第三等离子体源线圈可使用与上述等离子体源线圈结构不同的其它结构来制造。在任何情形，与第一等离子体源线圈相比，第二等离子体源线圈在其中心部分具有高于在其边缘部分的蚀刻速率，并且与第一等离子体源线圈相比，第三等离子体源线圈在其边缘部分具有高于在其中心部分的蚀刻速率。
向回参考图1，在其上设置有第一等离子体源线圈的离子体室中执行蚀刻测试晶片的步骤(步骤104)。在蚀刻步骤完成后，分析对于测试晶片的每个位置的蚀刻速率(步骤105)。基于分析结果，确定在其中心部分的蚀刻速率是否等于在其边缘部分的蚀刻速率(步骤106)。用语“等于”表示蚀刻速率在可允许的误差范围内。如果确定在其中心部分的蚀刻速率等于在其边缘部分的蚀刻速率，则使用第一等离子体源线圈执行主蚀刻工艺(步骤107)。另一方面，如果确定在其中心部分的蚀刻速率不等于在其边缘部分的蚀刻速率，则确定蚀刻速率在一个部分或在另一部分较高，例如在其中心部分的蚀刻速率是否高于在其边缘部分的蚀刻速率(步骤108)。如果确定在其中心部分的蚀刻速率高于在其边缘部分的蚀刻速率，则将第一等离子体源线圈用第三等离子体源线圈代替，然后使用第三等离子体源线圈执行主蚀刻工艺(步骤109)。当使用第三等离子体源线圈时，在其边缘部分的蚀刻速率增加更多，因此获得基本均匀的蚀刻结果。如果确定在其边缘部分的蚀刻速率高于在其中心部分的蚀刻速率，则将第一等离子体源线圈用第二等离子体源线圈代替，然后使用第二等离子体源线圈执行主蚀刻工艺(步骤110)。当使用第二等离子体源线圈时，在其中心部分的蚀刻速率增加更多，因此获得基本均匀的蚀刻结果。
图12和图13是图示以在步骤108的确定为基础的蚀刻结果的截面视图。
参考图12和图13，可将预定图案形成在晶片308，该晶片308载入等离子体室中并且在等离子体室中加以蚀刻。例如，多晶硅膜图案308a可形成在晶片308的表面上。在晶片表面与多晶硅膜图案308a之间可插入绝缘膜(未示出)，使得多晶硅膜图案308a可用作栅导电膜。可替换地，多晶硅膜图案308a可直接形成在晶片表面上或形成在另一膜上，使得多晶硅膜图案308a可用于其它目的。多晶硅膜图案308a不仅设置在晶片308的中心部分308C上，还设置在晶片308的边缘部分308E上。为了形成这种多晶硅膜图案308a，将多晶硅膜形成在晶片308的表面上，然后将掩模膜图案(未示出)形成在多晶硅膜上。随后，使用掩模膜图案作为蚀刻掩模来执行蚀刻工艺，以去除由掩模膜图案所暴露的多晶硅膜。结果，获得了图中所示的多晶硅膜图案308a。
根据本发明的等离子体室设置方法的步骤108，即确定在中心部分的蚀刻速率是否高于在边缘部分的蚀刻速率的步骤，是通过分析所蚀刻的测试晶片来进行。当在晶片中心部分的蚀刻速率高于在晶片边缘部分的蚀刻速率时，晶片308的中心部分308C完全地蚀刻，而晶片308的边缘部分308E不完全地蚀刻，如图12中所示。另一方面，当在晶片中心部分的蚀刻速率低于在晶片边缘部分的蚀刻速率时，晶片308的中心部分308C不完全地蚀刻，而晶片308的边缘部分308E完全地蚀刻，如图13中所示。从而，在图12中的情形中执行步骤109，而在图13的情形中执行步骤110。
尽管在以上描述中使用了三个等离子体源线圈，但是也可使用多于三个的等离子体源线圈，例如针对晶片位置具有不同蚀刻速率的多个等离子体源线圈。
图14是示意性图示根据本发明的等离子体蚀刻方法的流程图，以及图15和16分别是示意性图示根据本发明的等离子体蚀刻方法的截面视图。
参考图14，根据本发明的等离子体蚀刻方法开始于将晶片308(见图3)安装在等离子体室300a中(见图3)，其已参考图3进行了描述(步骤1610)。
这时，晶片308是具有阻挡层1320、金属层1330和抗反射层1340的晶片，这些层依次形成在如氧化硅层的下材料层1310如氧化硅层上，如图15中所示。在抗反射层1340上形成光致抗蚀剂层图案1350，使得利用金属线图案来图案化金属层1330。
在等离子体室300a中将晶片308设置在晶片支持台306上后，反应气体，例如包括氯(Cl2)和三氯化硼(BCl3)的反应气体，作为用于蚀刻金属层的蚀刻剂，供给到工艺室300a(见图3)中。优选地，氯与三氯化硼的比是2∶1或更多。将来自RF功率供给314(见图3)的RF功率施加到等离子体源线圈200a(见图3)以便生成等离子体，其中RF功率供给314是源功率部分。将来自RF功率供给316(见图3)的偏置功率施加到晶片308的后表面(见图3)以便执行蚀刻工艺(步骤1630)，其中RF功率供给316是偏置功率部分。
这时，从RF功率供给314供给的源功率不大于约500W，其中RF功率供给314是源功率部分。同样，最小RF源功率是约10W到100W，这对于待激发成等离子体的反应气体而言是必需的。优选地，源功率是约300W至450W。另一方面，RF偏置功率是约100W至约200W。这时，源功率与偏置功率的比优选地保持在约0.2∶1和5∶1之间的范围内。为何施加低源功率即不超过500W的源功率的原因在于，可获得较高的光致抗蚀剂选择比。
传统IPC源型的等离子体装置提供了约800W至1000W的高RF源功率。在这种情形中，虽然防止了蚀刻量的减少，但没有实现高光致抗蚀剂选择比，因此损失抗反射层或待图案化的金属层的上边缘。为了解决以上问题，根据本发明的自适应等离子体室提供了不大于约500W的RF源功率来生成等离子体。
通过上述的蚀刻工艺，获得阻挡层图案1320’、金属层图案1330’和抗反射层图案1340’，如图16中所示。这时，剩余光致抗蚀剂图案1350’充分地覆盖抗反射层图案1340’。这是因为基于根据本发明的蚀刻方法实现了高光致抗蚀剂选择比。此外，可与高光致抗蚀剂选择比的实现同时地实现高蚀刻速率，并且所形成的图案可具有垂直轮廓。
本发明以上所述的效果通过图17中所示扫描电子显微照片来证实。
图17是图示根据本发明的等离子体蚀刻方法的效果的扫描电子显微照片(SEM)。
参考图17可看出，使用根据本发明的等离子体蚀刻方法所形成的图案具有垂直轮廓而没有顶肩损失。图17的显微照片是从使用根据本发明的蚀刻方法在晶片308上的材料层结构处形成的图案结构而获得，该图案结构已参考图15和图16进行了描述。
更具体而言，如图15中所示，首先将如氧化硅层的下材料层1310形成在晶片308上。将具有约300至1500厚度的阻挡层1320如钛/氮化钛层(Ti/TiN层)形成在下材料层1310上。将具有约8000厚度的金属层1330如铝层形成在阻挡层1320上。将具有约500至1000厚度的抗反射层1340如氮化钛层形成在金属层1330上。最后，将光致抗蚀剂层图案1350形成在抗反射层1340上。
随后，如参考图14所述在施加低的源功率时执行选择蚀刻工艺以图案化如图16中所示的晶片。更具体来说，将如图2中所示的自适应等离子体源线圈设置在如图3中所示的等离子体室上。这时，单元线圈的数目为三，而每个单元线圈的绕数为二。
尽管可使用两个或更多单元线圈，并且每个单元的绕数可以是任意正数，但是采用上述构造来证明根据本发明的等离子体蚀刻方法的效果。
在具有上述构造的等离子体室中将晶片308放置在晶片支持台306上后，将包括比率约为2∶1的氯和三氯化硼的反应气体供给到等离子体室，然后在施加约450W的源功率和约300W的偏置功率时执行蚀刻工艺。此后，剩余光致抗蚀剂层借助于灰化和剥离来去除。图17中示出的所得结构垂直截面的显微照片是通过扫描电子显微镜来拍摄。
从图17的显微照片可以看出，金属层图案1330’即铝层图案具有垂直轮廓。这证实了如下事实，即尽管施加例如约450W源功率的低源功率，仍然防止了底切的出现。这时，实际的蚀刻量非常大。例如，蚀刻量为约8000/min到约10000/min。这证实了如下事实，即根据本发明的等离子体蚀刻方法实现了非常高的工艺效率。
同样，还证实了没有损失铝层图案的上肩，其基本上是氮化钛层图案，该氮化钛层图案是抗反层图案1340’。上肩的无损失证实了维持光致抗蚀剂图案1350’直到完成蚀刻工艺。换句话说，证实了可实现非常高的光致抗蚀剂选择比。实际上，可实现约三或更多的光致抗蚀剂选择比。
使用传统IPC源型等离子体室非常难以实现上述效应。在传统IPC源型等离子体室中，必须施加约1000W或更多的源功率来获得图17的显微照片中所见的同一晶片结构，以便实现约8000/min的蚀刻速率并实现垂直轮廓。在此情形中，难以实现约2或更大的光致抗蚀剂选择比，因此损失上肩。这种上肩损失影响了铝层图案的线宽和电阻。从而，难以将传统IPC源型的等离子体室应用于大规模生产。
在降低源功率来增加光致抗蚀剂选择比以便在传统IPC源型等离子体室中防止上肩损失的情形中，非常难以获得图案的垂直轮廓。当在传统IPC源型等离子体室中实际施加约500W的低源功率时，观察到在图案过度地形成底切。
当根据本发明施加约500W的低源功率来生成等离子体时，另一方面，有效地防止了由于等离子体造成的晶片弧化和对等离子体室内部元件的损伤，这在施加高的源功率时必然发生。从而，补救了由于该损伤而过度出现的粒子问题，并因此降低用以执行蚀刻工艺而必需的成本。
图18是示意性图示根据本发明的等离子体源线圈制造方法的流程图，而图23是示出通过根据本发明的等离子体源线圈制造方法而制造的离子体源线圈的视图。
首先参考图23，通过根据本发明的等离子体源线圈制造方法所制造的等离子体源线圈2900包括线圈套2910，设置在其中心；以及多个单元线圈2921、2922和2923，螺旋地绕在线圈套2910上，而每个单元套的一端固定到线圈套2910。
现在参考图18，首先制备成形夹具和精确测量夹具，以便制造具有上述构造的等离子体源线圈2900(步骤2401和步骤2402)。成形夹具和精确测量夹具具有同一形状。因而，以下将详细描述成形夹具，然后将接连描述成形夹具与精确测量夹具之间的差别。
图19至21分别示意性地示出上述成形夹具。图20和21是沿着图19的线XV-XV’获得的截面视图，示出了成形夹具的实例。
如图19至21中所示，成形夹具包括成形夹具体2500；以及多个凹陷2510、2521、2522和2523，形成在成形夹具体2500上。尤其是，凹陷2510、2521、2522和2523中的每个形成为与等离子体源线圈2900的形状类似的形状(见图23)，通过该形状使成形夹具区别于精确测量夹具。具体来说，成形夹具具有凹陷2510、2521、2522和2523，所述凹陷形成为与等离子体源线圈2900的单元线圈的形状类似的形状，而精确测量夹具具有凹陷2510、2521、2522和2523，所述凹陷形成为与等离子体源线圈2900的单元线圈的形状相同的形状。从而，成形夹具的凹陷2521、2522和2523的宽度分别大于等离子体源线圈2900的单元线圈2921、2922和2923的直径。另一方面，精确测量夹具的凹陷2521、2522和2523的宽度等于等离子体源线圈2900的单元线圈2921、2922和2923的直径。除了上述不同外，成形夹具和精确测量夹具基本上相同。
凹陷2510对应于线圈套2910，而凹陷2521、2522和2523分别对应于单元线圈2921、2922和2923。如图20中所示，凹陷2521、2522和2523可以是在成形夹具体2500上形成的槽，使得凹陷2521、2522和2523分别具有与单元线圈2921、2922和2923的直径对应的深度。
向回参考图18，制备用于单元线圈的铜线(步骤2403)。用于单元线圈的铜线由具有几乎100％纯度的无氧铜制成，不过在某些情形中用于单元线圈的铜线可以由其它材料制成。用于单元线圈的铜线是长直铜线。将用于单元线圈的铜线插到凹陷2521、2522或2523中。用于单元线圈的铜线形成为直的形状，而凹陷2521、2522或2523形成为螺旋形状，因此用于单元线圈的铜线可能不易于插到凹陷2521、2522或2523中。在这种情形中，可使用附加装置，例如辅助螺旋夹具。将用于单元线圈的铜线插到凹陷2521、2522或2523中，而将热施加到用于单元线圈的铜线以形成螺旋铜线(步骤2404)。热施加工艺可在约250至350℃的温度执行。为何将热施加到用于单元线圈的铜线的原因在于，成螺旋形状弯曲的用于单元线圈的铜线容易地设置成螺旋形状。同样，成形夹具的凹陷2521、2522或2523的尺寸大于用于单元线圈的铜线的尺寸。从而，没有困难地执行步骤2404。由执行步骤2404所获得的螺旋铜线具有不同于但类似于单元线圈2921、2922或2923形状的螺旋形状。
随后，将螺旋铜线插到精确测量夹具中，而将热施加到螺旋铜线以形成单元线圈2921、2922或2923(步骤2405)。由于螺旋铜线具有类似于单元线圈2921、2922或2923形状的螺旋形状，螺旋铜线易于插到精确测量夹具的凹陷中。当螺旋铜线在此状态中加热到约250℃到350℃的温度时，完成单元线圈2921、2922或2923。此后，精确测量夹具通过如表面板的附加按压装置来按压，直到单元线圈2921、2922或2923冷却，以便防止单元线圈2921、2922或2923的热变形(步骤2406)。随后，单元线圈2921、2922或2923与精确测量夹具相分离，然后滚动单元线圈2921、2922或2923的端部(步骤2407)。此后，利用银来镀单元线圈2921、2922或2923(步骤2408)。使用电镀方法进行镀银。考虑趋肤深度，决定镀银部分的厚度。
最后，借助于固定装置(步骤2409)将单元线圈2921、2922或2923固定到线圈套2910。具体来说，将单元线圈2921、2922或2923的一端插到在线圈套2910的圆周部分所形成的槽中的一个中，如图22中所示，然后借助于附加固定装置2931、2932或2933将单元线圈2921、2922或2923固定到线圈套2910。对于在线圈套2910的槽中所插入的单元线圈2921、2922或2923的端部不进行滚动。根据情况，可在单元线圈2921、2922或2923插到线圈套2910中并固定倒线圈套2910后，执行滚动工艺。可替选地，可首先进行借助于固定装置将单元线圈2921、2922或2923固定到线圈套2910的步骤。在此情形中，应确保成形夹具和精确测量夹具提供有线圈套2910将插入到其中的槽。
在上述描述中，单元线圈2921、2922和2923的数目例如是三，不过可以无限制地使用四个或更多单元线圈。
工业可用性本发明应用于采用自适应等离子体源的半导体制造设备领域和使用该半导体制造设备的半导体制造领域。
权利要求
1.一种等离子体室设置方法，用于将自适应等离子体源线圈设置在等离子体室上，并使用所述等离子体源线圈在所述等离子体室中生成等离子体，其中所述等离子体室设置方法包括以下步骤制备包括第一等离子体源线圈、第二等离子体源线圈和第三等离子体源线圈的多个等离子体源线圈，所述第二等离子体源线圈在其中心部分具有高于所述第一等离子体源线圈蚀刻速率的蚀刻速率，所述第三等离子体源线圈在其边缘部分具有高于所述第一等离子体源线圈蚀刻速率的蚀刻速率；将所述第一等离子体源线圈设置在所述等离子体室上，并蚀刻测试芯片；以及对所述测试芯片的每个位置的蚀刻速率进行分析，并基于分析结果利用所述第二等离子体源线圈或所述第三等离子体源线圈代替所述第一等离子体源线圈。
2.如权利要求1所述的方法，其中所述等离子体源线圈中的每个包括设置在其中心的线圈套；以及多个单元线圈，螺旋地绕在所述线圈套上，而所述单元线圈中每个的一端固定到所述线圈套，所述单元线圈的数目为m，其中m是二或更大的正数，所述单元线圈中的每个具有由以下等式所表示的预定匝数(n)n＝a×(b/m)，其中a和b分别是正数。
3.如权利要求2所述的方法，其中所述第一等离子体源线圈具有其上表面为平坦的线圈套，所述第二等离子体源线圈具有其上表面为凹陷的线圈套，而所述第三等离子体源线圈具有其上表面为凸起的线圈套。
4.如权利要求2所述的方法，其中尽管距所述第一等离子体源线圈中心的径向距离增加，但所述第一等离子体源线圈的单元线圈之间的间隔是均匀的，随着距所述第二等离子体源线圈中心的径向距离增加，所述第二等离子体源线圈的单元线圈之间的间隔逐渐增加，以及随着距所述第三等离子体源线圈中心的径向距离增加，所述第三等离子体源线圈的单元线圈之间的间隔逐渐减小。
5.如权利要求2所述的方法，其中尽管距所述第一等离子体源线圈中心的径向距离增加，但所述第一等离子体源线圈的单元线圈中每个的截面积是均匀的，随着距所述第二等离子体源线圈中心的径向距离增加，所述第二等离子体源线圈的单元线圈中每个的截面积逐渐增加，以及随着距所述第三等离子体源线圈中心的径向距离增加，所述第三等离子体源线圈的单元线圈中每个的截面积逐渐减少。
6.如权利要求2所述的方法，其中所述线圈套包括下套部分和上套部分，所述下套部分由不同于所述上套部分材料的材料制成。
7.如权利要求1所述的方法，其中，如果基于对所述测试芯片的每个位置的蚀刻速率分析结果，确定在所述测试晶片的中心部分的蚀刻速率高于在所述测试晶片的边缘部分的蚀刻速率，则所述第一等离子体源线圈由所述第三等离子体源线圈代替，然后使用所述第三等离子体源线圈执行主蚀刻工艺。
8.如权利要求1所述的方法，其中，如果基于对所述测试芯片的每个位置的蚀刻速率分析结果，确定在所述测试晶片的边缘部分的蚀刻速率高于在所述测试晶片的中心部分的蚀刻速率，则所述第一等离子体源线圈由所述第二等离子体源线圈代替，然后使用所述第二等离子体源线圈执行主蚀刻工艺。
9.一种等离子体蚀刻方法，包括以下步骤将晶片安装在等离子体室装置的等离子体室中，所述等离子体室装置包括其中安装晶片的等离子体室，偏置功率部分，用于将偏置功率施加到所述晶片的后表面，等离子体源线圈，设置在所述等离子体室上，用于将引入到所述等离子体室的反应气体转换成等离子体，所述等离子体源线圈包括线圈套和多个单元线圈，所述多个单元线圈螺旋地绕在所述线圈套上，而所述单元线圈中每个的一端固定到所述线圈套，以及源功率部分，用于将源功率施加到所述等离子体源线圈以生成等离子体；以及将反应气体供给到所述等离子体室中，而在不大于500W的水平施加所述源功率以选择性地蚀刻所述晶片的表面。
10.如权利要求9所述的方法，其中所述单元线圈的数目是三或更多，而所述单元线圈中每个的匝数不大于三。
11.如权利要求9所述的方法，其中所述源功率以约300W至450W的水平施加。
12.如权利要求9所述的方法，其中所述源功率与所述偏置功率的比保持在约0.2∶1和5∶1之间的范围内。
13.如权利要求9所述的方法，其中所述反应气体包括氯和三氯化硼。
14.一种制造在等离子体室上设置的等离子体源线圈的方法，所述等离子体源线圈包括在其中心设置的线圈套和螺旋地绕在所述线圈套上的多个单元线圈，其中所述方法包括以下步骤分别将所述单元线圈插到在所述线圈套的圆周部分形成的槽中，并将所述单元线圈固定到所述线圈套；制备具有在成形夹具体上形成的凹陷的成形夹具，所述成形夹具的凹陷具有与所述单元线圈的形状类似的形状；制备具有在精确测量夹具体上形成的凹陷的精确测量夹具，所述精确测量夹具的凹陷具有与所述单元线圈的形状相同的形状；将用于所述单元线圈的铜线插到所述成形夹具的凹陷中，而将热施加到用于所述单元线圈的铜线以形成具有与所述单元线圈的形状类似的形状的螺旋铜线；将所述螺旋铜线插到所述精确测量夹具的凹陷中，而将热施加到所述螺旋铜线以形成单元线圈；以及将所述单元线圈固定到所述线圈套。
15.如权利要求14所述的方法，其中在所述成形夹具形成的凹陷的宽度分别大于所述单元线圈的直径。
16.如权利要求14所述的方法，其中所述成形夹具的凹陷是在所述成形夹具体上形成的槽，使得所述成形夹具的凹陷具有分别对应于所述单元线圈直径的深度。
17.如权利要求14所述的方法，其中所述精确测量夹具的凹陷是在所述精确测量夹具体上形成的槽，使得所述精确测量夹具的凹陷具有分别对应于所述单元线圈直径的深度。
18.如权利要求14所述的方法，进一步包括以下步骤在将所述螺旋铜线插到所述精确测量夹具的凹陷中而将热施加到所述螺旋铜线以形成所述单元线圈后，对所述单元线圈插在其中的所述精确测量夹具按压预定的时间段。
19.如权利要求14所述的方法，进一步包括以下步骤利用银来镀所述单元线圈。
20.如权利要求14所述的方法，其中所述单元线圈借助于固定装置来固定到所述线圈套。
21.如权利要求14所述的方法，进一步包括以下步骤对没有固定到所述线圈套的所述单元线圈的端部进行滚动。
22.如权利要求14所述的方法，其中在形成所述螺旋铜线和所述单元线圈的步骤所进行的所述热处理在250至350℃的温度执行。
23.如权利要求14所述的方法，其中所述成形夹具和所述精确测量夹具由无氧铜制成。
全文摘要
这里所公开的是一种用于在等离子体室中生成等离子体的等离子体室设置方法。制备多个等离子体线圈，包括第一等离子体源线圈、第二等离子体源线圈和第三等离子体源线圈，该第二等离子体源线圈在其中心部分具有高于第一等离子体源线圈蚀刻速率的蚀刻速率，该第三等离子体源线圈在其边缘部分具有高于第一等离子体源线圈蚀刻速率的蚀刻速率。将第一等离子体源线圈设置在等离子体室上，并蚀刻测试芯片。对测试芯片的每个位置的蚀刻速率进行分析，并基于分析结果利用第二等离子体源线圈或第三等离子体源线圈代替第一等离子体源线圈。
文档编号H01L21/3065GK1898780SQ200480038583
公开日2007年1月17日 申请日期2004年12月22日 优先权日2003年12月22日
发明者宋荣洙, 吴相龙, 金升基, 金南宪, 吴荣根, 李堵汉 申请人:自适应等离子体技术公司