专利名称：电阻变化传感器的制作方法
技术领域：
一般来讲，本发明涉及电子存储器。更具体来说，本发明涉及电阻变化传感器。
背景技术：
非易失性存储器是即使在连接到存储器的电力断开时也仍然保持其内容(数据)的存储器。磁随机存取存储器(MRAM)是一种非易失性存储器。通过设置MRAM中的MRAM单元的磁场取向，逻辑状态或位存储在MRAM中。磁场取向即使当MRAM单元的电力断开时也保持不变。
图1表示MRAM单元100。MRAM存储单元100包括软磁区120、介质区130和硬磁区110。软磁区120中的磁化取向是不固定的，可采取如箭头M1所示的两种稳定取向。这两种取向与硬磁区110的磁性取向平行或者反向平行，并确定MRAM存储单元100的逻辑状态。硬磁区110(又称作受牵制磁区)具有固定的磁性取向，如箭头M2所示。介质区130一般提供软磁区120与硬磁区110之间的电绝缘。
MRAM存储单元一般设置在字线(WL)和位线(BL)的交叉点附近。通过控制流经字线和位线的电流方向、因而通过电流所感生的相应磁场对MRAM存储单元的磁性取向进行设置(写入)。另外，写入线也可用来读取存储单元中存储的逻辑值。
MRAM存储单元通过检测MRAM存储单元上的电阻来读取。通过字线和位线来检测电阻。一般来说，磁存储单元的电阻(因而逻辑状态)取决于数据层和参考层中的磁化的相对取向。例如，如果磁存储单元的数据存储层中的磁化的整体取向与参考层的磁化的受牵制取向平行，则磁存储单元处于低阻状态。相反，如果磁存储单元的数据存储层中的磁化的整体取向与参考层的磁化的受牵制取向反向平行，则隧道结存储单元处于高阻态。转变磁存储单元的状态所需的转变磁场的大小可随时间改变，进一步使转变磁存储单元的状态的过程复杂化。
图2表示MRAM存储单元阵列210。位线和字线选择由行解码器220和列解码器230进行，它们通过引导电流经过所选位线(BL)和所选字线(WL)来选择存储单元。例如，通过引导电流经过所选位线260和所选字线270来选取存储单元250。感生磁场应当大到足以可靠设置MRAM存储单元阵列210的所选存储单元的磁化取向。存储单元的逻辑状态由读出放大器240通过相应字线和位线来检测。
对存储单元写入时，MRAM存储单元阵列210可能遇到半选错误。对存储单元的写入包括选择特定位线(BL)以及选择特定字线(WL)。当与所选位线和未选字线相关联的存储单元改变状态时，或者当与未选位线和所选字线相关联的存储单元改变状态时，出现半选错误。显然，半选错误降低MRAM存储器的性能。对存储单元的写入电流应当经过控制，使其不会大到导致出现过多的半选错误。
希望通过确保施加到存储单元的写入电流不过大，来使MRAM存储单元阵列中的MRAM存储单元的半选错误减至最少。另外，还希望确保写入电流大到足以提供对存储单元的一致写入。
发明内容
本发明的一个实施例包括电阻变化传感器。电阻变化传感器包括连接到第一电阻的第一输入以及连接到第二电阻的第二输入。传感器还包括电阻检测器，用于检测第一电阻和第二电阻中至少一个的电阻变化。
本发明的另一个实施例包括磁感测装置。该装置包括连接到第一隧道磁阻结(TMJ)单元的第一传感器输入，第一TMJ单元包括第一电阻。该装置还包括连接到第二TMJ单元的第二传感器输入，第二TMJ单元包括第二电阻。该装置还包括检测器，用于检测第一TMJ单元和第二TMJ单元的电阻的变化。
本发明的另一个实施例包括存储装置。存储装置包括MRAM单元阵列。写入电流发生器产生写入电流，用于有选择地对MRAM单元阵列中的MRAM单元进行写入。测试MRAM单元的互补(complimentary)对耦合到写入电流发生器的写入电流。互补MRAM单元电阻状态传感器连接到测试MRAM单元的互补对，用于检测测试MRAM单元互补对的电阻变化，以及将所检测变化反馈给写入电流发生器。
通过以下结合附图举例说明本发明原理的详细描述，本发明的其它方面和优点会变得非常清楚。
图1表示MRAM存储单元。
图2表示MRAM存储单元阵列。
图3是曲线图，表示磁存储器写入电流与可能的存储器写入错误之间的关系。
图4表示根据本发明的一个实施例、采用电阻变化传感器的写入电流发生器的一个实例。
图5表示根据本发明的一个实施例的电阻传感器。
图6表示根据本发明的一个实施例的TMJ电阻传感器。
图7表示根据本发明的一个实施例的TMJ电阻传感器的更详细情况。
图8表示信号的时间线和图7的电阻传感器的控制线。
图9表示可在图7的电阻传感器中使用的锁存器的电路示意图。
图10表示根据本发明的一个实施例的写入电流发生器的更详细情况。
图11表示根据本发明的一个实施例的写入电流发生器的更为详细的情况。
图12是流程图，包括根据本发明的一个实施例、检测电阻变化的方法的步骤。
图13表示根据本发明的一个实施例、包括采用电阻变化传感器的写入电流发生器的计算系统。
图14表示根据本发明的一个实施例、用于检测磁媒体的磁性状态的TMJ电阻传感器。
具体实施例方式
本发明包括一种用于检测两个电阻中至少一个的电阻变化的传感器。当电阻为隧道磁阻结(TMJ)时，传感器可用于检测磁场的存在。TMJ结可包括在MRAM单元阵列的写入控制电路中使用的MRAM单元。
图3是曲线图，表示磁存储器写入电流与可能的磁存储器写入错误之间的关系。图3表明，当写入电流低于第一门限电流(I1)时，发生存储单元写入错误。如果写入电流低于第一门限(I1)，则写入电流建立的磁场过小而无法一致地对存储单元进行写入。
图3表明，如果对磁存储单元阵列中的磁存储单元的写入电流大于第二门限电流(I2)，则阵列中的磁存储单元很可能遇到半选错误。当与所选位线和未选字线相关联的存储单元改变状态时，或者当与未选位线和所选字线相关联的存储单元改变状态时，出现半选错误。一般来说，当写入电流的幅度过大以及比预期存储单元更多的存储单元被磁感应而改变状态时，发生半选错误。
如图3所建议的，对于磁存储单元阵列中的磁存储单元一般存在最佳的写入电流范围。最佳范围大到足以可靠地对磁存储单元进行写入，但低到足以使磁存储单元阵列中的半选错误减至最少。
图4表示磁存储单元阵列400的一个实例，它包括写入电流发生器420、测试存储单元410的对412、414以及电阻变化传感器430。写入电流发生器420产生写入电流，用于对磁存储单元阵列400中的所选存储单元进行写入。测试存储单元410与电阻变化传感器430结合可产生到写入电流发生器420的反馈，用于确保写入电流大到足以对磁存储单元阵列400中的存储单元可靠写入，但又不会大到发生半选错误。电阻变化传感器430的输出(“指示符”)连接到写入电流发生器。
测试存储单元410根据写入电流发生器420所产生的写入电流量来转变磁性取向。测试存储单元410和电阻变化传感器430的组合提供到写入电流发生器420的反馈，它可用来确定写入电流发生器所产生的写入电流应当增大还是减小。可开发算法来测试写入电流发生器420所产生的写入电流。写入电流算法的一个实例包括对最小门限写入电流和最大门限写入电流求平均或加权平均。
测试存储单元410组成互补配置。也就是说，单元经过定向，使得施加的磁场使第一测试单元412具有与第二测试单元414相反的磁性取向。测试存储单元对所提供的电阻差大约是单个测试存储单元所提供的电阻差的两倍。与单个测试存储单元所提供的电阻差相比，互补对所提供的更大电阻差更易于检测。
图4包括行选择线与测试存储单元410之间的单连接。这种配置假定列选择线的写入电流被设置。一个备选实施例可包括同样连接到测试存储单元410的列选择线的写入电流，以便提供附加写入电流校准。
图5表示电阻变化传感器的一个实例。电阻变化传感器包括连接到第一电阻R1的第一输入以及连接到第二电阻R2的第二输入。电阻检测器430检测第一电阻R1或第二电阻R2中至少一个的电阻变化，以及输出指示符表明电阻变化传感器检测到电阻变化的时间。图7表示可包含在电阻检测器430中的电路的一个实例。
图4的写入电流发生器可采用电阻变化传感器来检测测试存储单元的磁化状态。但是，电阻变化传感器可与任何类型的电阻敏感装置配合使用。这类装置包括化学电阻敏感装置、压力电阻敏感装置(压电装置)、温度电阻装置(简单电阻器、高温电阻装置)以及光阻装置(光电管)。在工作中包含变化电阻的所列电阻敏感装置的任何组合都可采用图5的电阻变化传感器。
图6表示磁感测装置的一个实例。磁感测装置包括连接到第一隧道磁阻(TMJ)单元610的第一传感器输入，第一TMJ单元610包括第一电阻。第二传感器输入连接到第二TMJ单元620，第二TMJ单元包括第二电阻。电阻检测器430检测第一TMJ单元和第二TMJ单元的电阻变化。图7表示可包含在电阻检测器430中的电路的一个实例。
TMJ单元610、620可包括任何类型的隧道磁阻结装置、如MRAM装置。在功能上，这些单元提供在遇到磁场时可变化的电阻。第一TMJ单元和第二TMJ单元彼此形成互补，使得当TMJ单元之一具有一种磁性取向时，另一个TMJ单元具有相反取向。因此，这两者之间的电阻差被最大化。这提供由于磁场的检测的TMJ单元的电阻变化的便捷检测。
图7表示电阻传感器的一个实例的详细情况。电阻结合为组成电阻变化传感器的差分对放大器的晶体管Q1、Q2的交叉耦合对的负载电阻R1、R2。负载电阻R1、R2连接到控制电压VH以及连接到晶体管对Q1、Q2。如果电阻为互补TMJ单元，则两个TMJ单元经过定向，使得TMJ单元的磁化始终为相反方向。当一个TMJ单元处于高阻态时，另一个TMJ单元处于低阻态。这种关系确保晶体管Q1、Q2的交叉耦合对中的一个始终比晶体管Q1、Q2的交叉耦合对中的另一个传导更多电流。
晶体管Q1、Q2的差分对通过表示为b和b的输出线连接到第一锁存器710和第二锁存器720。b和b的双连接提供的电压电位摆动是单输入通常提供的摆动的两倍。仅将输出b、b中的单独一个连接到锁存器710、710提供可得到的信号摆动的一半，它更难以检测。
差分对Q1、Q2的一种状态在第一抽样时间t1存储在第一锁存器710中，以及差分对的另一种状态在第二抽样时间t2存储在第二锁存器720中。第一控制线RWL1确定第一锁存器710的抽样时间t1，以及第二控制线RWL2确定第二锁存器720的抽样时间t2。如果在第一抽样时间t1的状态不同于在第二抽样时间t2的状态，则“异或”门740提供信号(“指示符”)，表明第一锁存器710已经存储与第二锁存器720不同的状态。
在对差分对的状态抽样之前，差分对可通过均衡控制线(VEQ)来初始化。均衡晶体管Q3的导通迫使差分对的输出相等。为了开始抽样，控制线被停用，且均衡晶体管Q3截止。
差分对Q1、Q2的状态的抽样一般连续地反复进行，以及差分对Q1、Q2的状态的任何变化使不同的状态被锁定到锁存器710、720中。这产生指示符(“指示符”)输出的肯定输出，因为“异或”门接收到锁存器710、720的不同状态。抽样可反复进行，以及通过监测在抽样时间t1和抽样时间t2的状态的差异，可检测电阻变化。也就是说，抽样可包含抽样序列，其中包括连续的第一次抽样、检测、第二次抽样、检测等等。
图8表示信号的时间线和图7的电阻传感器的控制线。通过对VEQ控制线发出脉冲、迫使差分对Q1、Q2的两个输出相同(建立)，开始电阻变化检测。VEQ控制线被撤消，以及VH控制线被断言，使两个差分对晶体管Q1、Q2中的至少一个导通。最初导通的晶体管取决于两个负载电阻中哪一个处于高阻态或低阻态。例如，如果第一负载电阻R1处于低阻态，则第一差分晶体管Q1截止以及第二差分晶体管Q2导通，产生达到较高电压电平的差分放大器的第一输出(b)。相应地，差分放大器的第二输出(b)达到较低电压电平。
有效(这里为较高电压电位)RWL1线信号的施加使第一锁存器710锁定第一和第二输出b、b的状态。如图8所示，第一锁存器710的输出(“输出1”)达到高电压电位。第一锁存器710的输出(“输出1”)的先前标记(即在RWL1线信号的断言之前)的交叉阴影线表示“随意”条件。
通过重新断言VEQ信号及撤消VH信号来重新确立建立条件。在建立之后，VEQ信号被撤消，以及VH信号被重新断言。如果第一和第二电阻R1、R2的电阻状态已经改变(即第一电阻R1为高而第二电阻R2为低)，则第一输出b将转为低电平，而第二输出b转为高电平。有效(这里为较高电压电位)RWL2线信号的施加使第二锁存器720锁存第一和第二输出b、b的状态。如图8所示，第二锁存器720的输出(“输出2”)达到低电压电位。第二锁存器720的输出(“输出2”)的先前标记(即在RWL2线信号的断言之前)的交叉阴影线表示“随意”条件。
如图8所示，第一锁存器710的状态不同于第二锁存器710的状态，使“异或”门740的输出(“指示符”)变为高电平，表明检测到电阻器R1、R2的电阻变化。
图9表示可在图7的电阻传感器中使用的锁存器(例如锁存器710)的电路示意图。锁存电路使锁存器710的输出(“输出1”)锁存两种可能状态其中之一。当b输入为高电平而b输入为低电平，同时RWL1控制线变为高电平时，则锁存第一状态。这种条件使晶体管Q4和Q6导通，从而使输出(“输出1”)被驱动到由电源电压VDD所确定的逻辑高电平状态。当b输入为低电平而b输入为高电平，同时RWL1控制线变为高电压时，则锁存第二状态。这种条件使晶体管Q5和Q7导通，从而使输出(“输出1”)被驱动到逻辑低电平状态。
锁存器710、720的操作最好是允许施加到电阻R1、R2上的电压VH为非标准电压。这是有用的，因为如果电阻R1、R2例如是MRAM单元，则电压VH一般受到MRAM单元的击穿电压限制。超过MRAM单元的击穿电压可能损坏MRAM单元。对所加控制电压VH的这种限制会使输出b、b的电压摆动远远低于非标准逻辑电压。晶体管Q4、Q5、Q6、Q7的适当选取使晶体管可以正确导通，即使信号b、b可能低于200mV。但是，锁存器710的输出(“输出1”)可包含5V或3.3V的整个逻辑电压摆动，取决于逻辑系列和VDD电源电压。因此，锁存器710提供对信号b、b的状态的锁存，以及提供信号b、b到标准逻辑电压摆动的电压转换。锁存器710可接收非标准输入电压，并产生标准逻辑输出电压。反相器I1、I2组成基本交叉耦合锁存器。
图10表示写入电流发生器的更详细情况。这个实施例包括写入发生器电路，用于计算所选的写入电流量。写入电流由电流数模转换器(iDAC)1015产生，并磁耦合到磁存储单元阵列1000中的所选磁存储单元以及耦合到互补测试存储单元对1005。测试存储单元1005可用来帮助确定最佳写入电流。这里，行选择和列选择线都连接到测试存储单元1005，表明这两者均可优化。但一般来说，列选择线的写入电流是预定的，而行选择线的写入电流被优化。
控制器1040提供对写入发生器电路中的数值的某种控制，它根据电阻变化传感器430的电阻变化检测施加到iDAC 1015。写入发生器电路的数值提供对写入电流量的控制。控制器1040结合iDAC 1015提供图4的写入电流发生器420的功能性。
写入电流确定电路的实施例的一个变型包括测试磁存储单元1005的转变响应被用来确定iDAC 1015所产生的写入电流量。测试磁存储单元1005的转变响应确定最佳写入电流范围，在这个范围内，写入电流大到足以提供对磁存储单元阵列1000中的所选存储单元的可靠写入，但又足够小，使得磁存储单元阵列1000中的半选错误减至最少。实质上，写入电流确定电路用作电流调节器，用于确保写入电流发生器所产生的写入电流大于最小写入电流量并且小于最大写入电流量。
图11表示与图10的实施例类似的一个实施例，但其中更详细地表示写入电流电路。这个实施例的写入电流发生器包括易磁化轴电流数模转换器(iDAC)1140和难磁化轴iDAC 1150。易磁化轴iDAC 1140和难磁化轴iDAC 1150产生一系列脉冲写入信号，如曲线1192所示。脉冲为感生脉冲磁场的电流的脉冲。易磁化轴iDAC 1140和难磁化轴iDAC1150的输出连接到相关联的磁存储单元阵列1120。
易磁化轴开关1170接收易磁化轴iDAC 1140的脉冲写入信号(1192)，并改变脉冲的极性。也就是说，易磁化轴开关1170产生开关输出，它包含易磁化轴iDAC 1140的脉冲写入信号，其中，脉冲信号(表示为1194)的极性(正和负)逐个脉冲地改变。
这个实施例没有包含难磁化轴开关。难磁化轴iDAC 1150的单极性脉冲写入信号耦合到测试磁存储单元1130。
易磁化轴iDAC 1140和易磁化轴开关1170的可变极性脉冲提供沿测试磁存储单元1130的易磁化轴对齐的交变极性脉冲磁场。难磁化轴iDAC 1150的单极性脉冲提供沿测试磁存储单元1130的难磁化轴对齐的单极性脉冲磁场。
控制器1110提供(以及其它控制)对易磁化轴IDAC 1140和难磁化轴IDAC 1150的定时和幅度控制。电阻变化传感器430检测磁存储单元1130的逻辑状态的变化。电阻变化传感器430连接到控制器1110，因此控制器1110可确定测试磁存储单元1130的逻辑状态。
一种工作模式包括控制器将难磁化轴IDAC 1150设置为缺省值。缺省值以实验方式确定或者通过计算机模拟来估算。然后，控制器对易磁化轴电流归零，再递增易磁化轴iDAC 1140。iDAC 1140被递增，直到控制器检测到测试磁存储单元已经因易磁化轴IDAC 1140所建立的交变脉冲磁场而改变其状态为止。
与图7中所示的电阻变化传感器电路类似的电阻变化传感器430用于响应施加到测试存储单元1130上的交变写入脉冲1194而监测测试磁存储单元1130的电阻的状态。来自电阻变化传感器的输出(SA_输出)被反馈到控制器1110。控制器1110改变脉冲写入电流对测试磁存储单元1130进行写入(改变其状态)的能力所确定的易磁化轴写入电流量，从而将写入电流控制在如图3所示的可接受写入电流限制之内。
图12是流程图，包括检测MRAM写入电流量的方法的步骤。第一步骤1210包括将交变极性写入电流施加到组成测试MRAM单元互补对的第一MRAM单元和第二MRAM单元。第二步骤1220包括产生差分放大器输出，其中，第一MRAM单元和第二MRAM单元为组成差分对放大器的晶体管交叉耦合对的负载电阻。第三步骤1230包括在第一时间t1对差分对放大器的第一输出抽样，提供第一极性的写入电流的表示。第四步骤1240包括在第二时间t2对差分对放大器的第二输出抽样，提供第二极性的写入电流的表示。第五步骤1250包括对第一抽样输出和第二抽样输出进行“异或”运算，从而检测第一MRAM单元和第二MRAM单元的电阻变化。
图13表示计算系统的一个实施例，它包括与磁存储器接口的处理器1310。磁存储器包括磁存储单元阵列1320；以及写入电流发生器1330，产生写入电流，用于对磁存储单元阵列1320中的所选存储单元进行写入。互补测试存储单元1350连接到电阻变化传感器1340。电阻变化传感器1340连接到存储控制器1360，它根据对互补测试存储单元1350的状态变化的检测来控制对写入电流的调整。存储控制器1360还提供处理器1310与磁存储单元1320之间的接口。
已经在写入电流发生器的上下文中描述了示例实施例。但是，要理解，许多不同的系统和装置可结合电阻变化传感器。例如，图14表示用于检测磁媒体1410的磁状态的TMJ电阻传感器。示范磁媒体1410包括磁带或磁盘。在任一情况下，磁媒体1410产生表示磁状态的磁场1420。当TMJ单元1430通过磁媒体1410(如箭头1450所示)时，TMJ单元1430的第一和第二存储单元按磁媒体1410所产生的磁场1420所确定的方向来磁定向。TMJ单元的磁性取向的变化可由电阻变化传感器检测，表明所检测磁场1420的取向的变化。所检测磁场1420的取向变化表示磁媒体1410中存储的位中检测到的位变化。
虽然已经描述及说明了本发明的一些特定实施例，但本发明不限于所述各部分的特定形式或配置。本发明仅受所附权利要求的限制。
权利要求
1.一种电阻变化传感器，包括连接到第一电阻[R1]的第一输入；连接到第二电阻[R2]的第二输入；电阻检测器，用于检测所述第一电阻[R1]和所述第二电阻[R2]中至少一个的电阻变化。
2.如权利要求1所述的电阻变化传感器，其特征在于，所述第一电阻[R1]和所述第二电阻[R2]是组成所述电阻变化传感器的差分对放大器的晶体管[Q1，Q2]的交叉耦合对的负载电阻。
3.如权利要求1所述的电阻变化传感器，其特征在于，所述第一电阻[R1]是高阻和低阻其中的一个，以及所述第二电阻[R2]是所述高阻和所述低阻其中的另一个。
4.如权利要求1所述的电阻变化传感器，其特征在于，所述电阻变化通过在第一时间t1对所述第一电阻[R1]和所述第二电阻[R2]的电阻状态抽样、以及在第二时间t2对所述第一电阻[R1]和所述第二电阻[R2]的电阻状态抽样来检测。
5.如权利要求1所述的电阻变化传感器，其特征在于，所述第二电阻[R2]为参考电阻。
6.如权利要求5所述的电阻变化传感器，其特征在于，在第一时间t1抽样的所述电阻状态被存储在第一锁存器[710]中，以及在第二时间t2抽样的所述电阻状态被存储在第二锁存器[720]中。
7.如权利要求6所述的电阻变化传感器，其特征在于，所述第一锁存器[710]的输出和所述第二锁存器[720]的输出由“异或”门进行“异或”运算，从而产生传感器输出。
8.一种磁感测装置，包括第一传感器输入，连接到第一隧道磁阻(TMJ)单元[610]，所述第一TMJ单元[620]包括第一电阻；第二传感器输入，连接到第二TMJ单元[620]，所述第二TMJ单元[620]包括第二电阻；以及检测器[600]，用于检测所述第一TMJ单元[610]和所述第二TMJ单元[620]的电阻的变化。
9.如权利要求8所述的装置，其特征在于，所述第一TMJ单元[610]是第一MRAM单元，以及所述第二TMJ单元[620]是第二MRAM单元。
10.如权利要求8所述的装置，其特征在于，所述第一TMJ单元[610]形成与所述第二TMJ单元[620]的互补。
全文摘要
一个实施例包括电阻变化传感器。电阻变化传感器包括连接到第一电阻[R1]的第一输入以及连接到第二电阻[R2]的第二输入。传感器还包括电阻检测器，用于检测第一电阻[R1]和第二电阻[R2]中至少一个的电阻变化。
文档编号H01L43/08GK1681041SQ20051006514
公开日2005年10月12日 申请日期2005年3月31日 优先权日2004年4月1日
发明者F·A·佩尔纳 申请人:惠普开发有限公司