隧道磁阻器件的制作方法

专利名称：隧道磁阻器件的制作方法
技术领域：
本发明涉及一种隧道磁阻器件。
背景技术：
目前已有种类繁多的利用磁阻效应的电子器件。MRAMs(磁阻随机存储器)、磁头以及磁性传感器居于此列电子器件之首。
由叠片磁性薄膜之间的磁交换耦合作用、利用GMR(巨磁阻)效应的电子器件也已投入商业大批量生产。
同时因为TMR(隧道磁阻)器件的MR率(磁阻变化率)远大于GMR器件，所以预计TMR器件可提供高灵敏度、高精度的电子器件。
例如，日本专利No.3331397公开的TMR器件具有如下结构，其包括在基底上形成的一个下端电极层、一个在下端电极层上由一种或多种磁性材料层叠层而形成的钉扎层(固定的磁化层)、一个在钉扎层上由非磁绝缘的材料形成的隧道势垒层、一个在隧道势垒层上形成的自由层(自由磁化层)以及一个在自由层上形成的金属电极层。
钉扎层中电子的磁性自旋方向是固定的，而自由层中的自旋方向则可根据外加磁场容易地发生反转。
由于流经隧道势垒层的直接隧道电流可根据钉扎层和自由层之间的势能大幅改变，所以利用该TMR器件可以高精度地测量外加磁场。
直接隧道电流受材料性能和隧道势垒层的厚度影响。这是因为可决定隧道势垒层中电场强度的隧道势垒高度，依赖于材料的性能和隧道势垒层的厚度。下面将做更详尽的解释。TMR器件的隧道结电阻Rσ由以下表达式(1)和(2)给出Rσ＝Cσ-exp(2κd) ………………………………(1)κ＝(2mΦ/h2)1/2………………………………(2)以上表达式中，Cσ的数值取决于隧道势垒层以及将隧道势垒层夹于其间的磁性层的电子态，d是隧道势垒层的势垒厚度，Φ是自费米势的势垒高度，m是电子质量，而h是普朗克常数。
由表达式(1)和(2)可明显看出，隧道结电阻Rσ随势垒厚度(或隧道势垒层厚度)的下降而呈指数下降。
因为MR率和隧道电流随隧道结电阻Rσ的下降而上升，所以使隧道势垒层的厚度尽可能小是所希望的。在TMR器件中，MR率定义为自由层中电子自旋方向与钉扎层中相同时的隧道结电阻，和自由层中电子自旋方向与钉扎层中相反时的隧道结电阻的比值。通常隧道势垒层的厚度必须小于5nm，期望值为1nm。
隧道势垒层通常是金属氧化物薄膜，其由包括形成约1nm厚金属薄膜步骤的方法制成，这些步骤通过以下方法实施，例如PVD(物理气相沉积)法、溅射沉积、以及通过加热过程使形成的金属薄膜氧化、等离子处理、或暴露于氧化气氛的空气中。
然而存在的问题在于，由PVD法制成的传统隧道势垒层，其层的厚度和层的质量缺乏均一性。
这由以下的事实产生在形成具有厚度约为1nm量级的金属薄膜的过程中容易出现岛状生长现象，该量级相当于几个至几十个分子层的总高度，从而使金属团簇在所形成的金属薄膜表面分散。
出于此原因，即使将由PVD法形成的隧道势垒层实施氧化处理，该隧道势垒层的厚度仍然是不均匀的。这会导致局部电场集中、漏电流、隧道电流变化、以及隧道势垒层中的小孔。这些因素使TMR器件的性能显著下降。
此外，由于铁磁性薄膜和反铁磁性薄膜的叠层之间具有交换耦合作用，所以该叠层具有高矫顽力。因此，需具有高矫顽力的钉扎层优选为金属薄膜的叠层。然而在此情况下，因为钉扎层是由包括形成金属薄膜步骤的方法制得，所以很难控制钉扎层的表面粗糙度。若钉扎层的表面粗糙度大，则会降低钉扎层上隧道势垒层的包覆性。
为使钉扎层具有平滑的表面而采取了若干措施。这些措施包括通过外延生长或异质外延生长而形成钉扎层，因此其具有接近单晶体的结构，并通过电子束平滑使形成的钉扎层表面平滑。然而，从经济和技术的观点上实施这些措施是困难的。
此外，当在钉扎层上形成金属薄膜作为隧道势垒层时，由于两者之间金属的扩散而趋向于形成表面相。该表面相使控制隧道势垒层的层厚度变得困难。
此外，为使电子电路小型化而希望TMR器件的尺寸小。然而，由下列表达式(3)可以看出，随TMR器件尺寸的减小，隧道电流及其灵敏度也减小Itun＝J·S………………………………………………(3)其中Itum表示隧道电流，J表示隧道电流密度，而S表示TMR器件的有效表面积。
因为隧道电流与TMR器件的有效表面积成正比，所以可以在不增加TMR器件表面积的情况下，通过大胆地尝试增加钉扎层表面的粗糙度而提高有效表面积，从而提高隧道电流。
然而，若提高钉扎层的表面粗糙度，钉扎层上的隧道势垒层的包覆性会变差，从而使TMR器件的性能变差。

发明内容
本发明的隧道磁阻器件具有一种结构，该结构包括一个钉扎层；一个在该钉扎层上形成的隧道势垒层；以及一个在该隧道势垒层上形成的自由层，该隧道势垒层基本上具有化学计量组成。
具有化学计量组成的隧道势垒层，其具有钉扎层上良好的包覆性。因此，即使隧道势垒层在表面不规则度大的钉扎层表面上稀疏地形成，其厚度的不均匀性仍非常小。因为本发明TMR器件的隧道势垒层的厚度不均匀度小，所以其MR率大、其隧道电流稳定且漏电流低。
此外，利用钉扎层表面不规则度还可使隧道电流更大。这是基于以下事实钉扎层的有效表面积随钉扎层表面粗糙度的增加而增加。利用钉扎层的表面不规则度，可使本发明TMR器件的表面积小于传统TMR器件。
该隧道磁阻器件可通过包含以下步骤的方法制得在基底上形成一个钉扎层；在该钉扎层上形成一个隧道势垒层；以及在该隧道势垒层上形成一个自由层；其中该隧道势垒层是由CVD法在不暴露于氧化气氛的情况下形成。
本发明隧道磁阻器件可利用一种设备制得，该设备包含用于形成所述钉扎层的第一加工室；用于由CVD法形成所述隧道势垒层的第二加工室；使所述第一和第二加工室相连的负荷固定室；所述负荷固定室将所述基底由所述第一加工室传送至所述第二加工室，并防止该基底暴露于氧化气氛中。


在附图中图1为本发明的一个具体实施方案的TMR器件的截面图；图2和图3为利用TMR器件检测磁场的原理说明示意图；图4为本发明TMR器件的隧道势垒层制备方法说明流程图；图5为本发明的不同TMR器件的截面图，处理其绝缘层而使其表面粗糙度大；以及图6为制造本发明TMR器件的设备的结构示意图。
具体实施例方式
图1为本发明的一个具体实施方案的TMR器件1的截面图。如此图如示，该TMR器件1具有一种结构，该结构包括连续地形成于基底10上的下端电极层20、钉扎层30、隧道势垒层40、自由层50、以及上端电极层60。
所述基底10可为硅基底，在其上形成绝缘层11。该绝缘层11的作用是使下端电极层20与基底10电绝缘。
该绝缘层11是通过溅射法在所述基底10上形成的厚度为300nm的SiO2薄膜。由不同的方法也可形成该SiO2薄膜，例如加热氧化所述硅基底10的方法、或CVD(化学气相沉积)法。所述绝缘层11的材料并不局限于SiO2。
所述下端电极层20是通过溅射法在所述绝缘层11上形成的厚度为30nm的Cr薄膜。总厚度为10nm的所述钉扎层30由下端钉扎层31和上端钉扎层32组成。所述下端钉扎层31是一种具有反铁磁性的PtMn薄膜，而所述上端钉扎层32是一种具有铁磁性的NiFe薄膜。
由于铁磁性薄膜和反铁磁性薄膜之间的交换耦合作用，所述钉扎层30具有高矫顽力。
所述隧道势垒层40是一种通过CVD法在上端钉扎层32上沉积形成的绝缘薄膜，其基本上具有化学计量组成。
所述CVD法是一种通过两种或多种气体源在气相中的反应或在一个反应室中于基底界面附近通过这些气体源的反应而形成薄膜的方法。
与传统PDV法相比，利用CVD法可得到具有较高包覆性且厚度更均匀的隧道势垒层。作为CVD法，热CVD、等离子CVD、以及光CVD是已知的。
在本具体实施方案中，使用ALD(原子层沉积)法形成隧道势垒层40。所述ALD法也称为ALE(原子层外延)或ALCVD(原子层化学气相沉积)，是一种CVD法。
此处对ALD法简要说明如下。ALD法是一种每次生长一个原子或分子层的方法，其利用安置在反应室中的基底的表面上的吸附反应以及原材料和靶材料之间的气压差，以交替的顺序将两种或多种原材料(化学元素或化合物)的晶体引入反应室中。
ALD法与其他归类于CVD法的方法的区别在于，在ALD法的反应室中每次仅存在一个单气体源。
首先，将气体源(原料气体)A和诸如Ar和N2的载气一同通入内部保持真空的反应室中。若基底保持在一定温度以上，则通过自限制吸附作用在基底的表面上形成原料A的一个原子层或一个分子层。
然后，用惰性气体将剩余的气体源A从反应室中清除，并将气体源(原料气体)B通入反应室，从而在原料A的原子或分子层上形成一个原料B的原子层或分子层。然后，将剩余的气体源B从反应室中清除。将此循环重复多次，从而在基底上形成具有预计厚度的薄膜。
所述ALD法包括使用化学元素作为气体源的方法，以及使用化合物作为气体源的方法。在任一方法中，必须使用诸如Langmuir型吸附装置的自限制型吸附装置作为主要的气体源原子或分子吸附装置。
在Langmuir型吸收装置中，气体源的表面吸附率θi由以下表达式(4)给出θi＝KaPi/(Kd+KaPi)＝KPi/(1+KPi)………(4)
其中Pi表示气体源的偏压，Ka表示吸附率常数，Kd表示解吸率常数，而K表示Ka/Kd。
若KPi充分地大于1，或存在于气相中的气体源分子或元素的吸附率处于饱和态，则形成单原子或单分子层。
因此，ALD法中的表面吸附率可充分地高达100％。出于此原因，ALD法适合于均匀地形成隧道势垒层。
此外，ALD法无需在钉扎层上形成金属层，从而避免了金属的扩散。因此，利用ALD法可形成厚度变化较小的隧道势垒层。
所述隧道势垒层40可为金属(或半导体)的氧化物、氮化物或氧氮化物、或其组合。更明确地，隧道势垒层40可为由铝、钇、硅、镁、钛、钽、钨、铪或铌的氧化物或其组合制成的薄膜。
隧道势垒层40还可为由铝、硅、钛或钽的氧氮化物或其组合制成的薄膜。隧道势垒层40的化学组成优选为Al2O3、SiO2、Si3N4、SiON、TaON、AlON、或Y2O3。
隧道势垒层40的化学组成可为WO、Ta2O5、TiO2、TiON、MgO、或Nb2O5。
隧道势垒层40的厚度应尽可能小，以降低隧道电阻。然而，由提供良好包覆性的观点，其厚度需在0.5nm和1nm之间。然而所述厚度可为约5nm，这取决于TMR器件的使用条件。
若隧道势垒层40由氧化铝薄膜制成，则隧道势垒层中氧的原子百分比可在52％和68％之间。
隧道势垒层40中的剩余碳浓度需不高于1原子％。钉扎层30粗糙度的最大高度Rmax可大于10nm。
在本具体实施方案中，隧道势垒层40是一种由ALD法在钉扎层上形成的厚度为1nm的Al2O3薄膜。自由层50是由溅射法在隧道势垒层40上形成的厚度为100nm的NiFe薄膜。
上端电极层60是由溅射法在自由层50上形成的厚度为300nm的Al薄膜。可在上端电极层60和自由层50之间插入一种势垒金属。
如前所述，用TMR器件检测磁场的原理是，流经隧道势垒层40的直接隧道电流根据两个磁性层(钉扎层30和自由层50)之间的势能变化而大幅改变，这是由自由层50中磁自旋方向的改变引起的。
图2和图3为说明该原理的示意图，其中箭头所示为磁自旋方向。图2所示的情况为，钉扎层30中的磁自旋方向与自由层50相同。图3所示的情况为，钉扎层30中的磁自旋方向与自由层50相反。
接下来说明制造上述TMR器件的方法。
第一步，在由硅制成的基底10上通过溅射形成厚度为300nm的作为绝缘层11的SiO2薄膜。然后在绝缘层11上通过溅射形成厚度为30nm的作为下端电极层20的Cr薄膜。
然后，在下端电极层20上通过溅射形成厚度为10nm的钉扎层30。更具体而言，在下端电极层20上形成具有反铁磁性的PtMn薄膜作为下端钉扎层31，而然后在下端钉扎层31上形成具有铁磁性的NiFe薄膜作为上端钉扎层32。
然后，在钉扎层30上通过ALD法形成厚度为1nm的作为隧道势垒层40的Al2O3薄膜。参考图4，下面对通过ALD法形成Al2O3薄膜的方法的一个实例进行说明。
使用TMA((CH3)3Al，三甲基铝)和H2O作为气体源。Al2O3薄膜具有如下沉积条件。
将基底10在反应室中加热至350℃。将TMA和H2O在室温下汽化，并以交替的顺序于400sccm的速率与N2载气一同通入反应室中。
还使用N2气体作为清洗气体。TMA的通入时间为0.2秒，TMA的清除时间为7秒，H2O的通入时间为0.2秒，H2O的清除时间为7秒。该循环重复15次，形成厚度为约1nm的Al2O3薄膜。
将沉积温度固定在350℃。Al2O3沉积结束后，将基底从反应室中取出时，基底自冷却至150℃。
接着在隧道势垒层40上通过溅射形成厚度为100nm的作为自由层50的NiFe薄膜。最终，在自由层50上通过溅射形成厚度为300nm的作为上端电极层60的Al薄膜。从而制得本发明的TMR器件。
此外，作为隧道势垒层40形成的Al2O3薄膜的化学计量组成可通过氧化材料的选择、通入时间的设置以及气体源的温度加以控制。
例如，虽然由上述方法制得的Al2O3薄膜中氧的原子百分比在52％和60％之间，其主要通过沉积温度可加以控制。当沉积温度低时，形成的Al2O3薄膜富含金属。若沉积温度低于TMA的分解温度，通常当沉积温度较高时，形成的Al2O3薄膜的组成接近理论化学计量比。
若使用TMA和臭氧气体作为气体源，则可得到由氧化铝制成的氧原子百分比超过60％的薄膜作为隧道势垒层40。
通过将所形成的隧道势垒层40实施氧化处理，如热氧化、等离子氧化和臭氧氧化，可使隧道势垒层40具有氧原子百分比约为68％的富氧组成。
所述隧道势垒层40可为由铝的氧氮化物制成的薄膜。在此情况下，将诸如H2O或臭氧的氧化气体和诸如NH3的典型氮化气体交替地通入反应室中。如上所述，根据本具体实施方案的TMR器件1具有一种结构，其包括连续地在基底10上形成的下端电极层20、钉扎层30、隧道势垒层40、自由层50和上端电极层60，其中隧道势垒层40基本上具有化学计量组成。
所述隧道势垒层40可由CVD法形成。在本具体实施方案中，所述隧道势垒层40是由ALD法形成的基本上具有化学计量组成的氧化铝(Al2O3)薄膜。
隧道势垒层通常由PVD法形成，因而其化学组成与化学计量组成相差甚远。
基本上具有化学计量组成的隧道势垒层40在钉扎层30上具有良好的包覆性。因此，即使隧道势垒层40在表面不规则度大的钉扎层30的表面上稀疏地形成，其厚度的不均匀性仍非常小。
因此，由于根据本具体实施方案的TMR器件的隧道势垒层厚度小，所以该器件具有大MR率；由于隧道势垒层的厚度不均匀性小，所以该器件还具有稳定的隧道电流和小的漏电流。
此外，还可利用所述钉扎层30的表面不规则度使隧道电流更大。这是基于以下事实，即钉扎层的有效表面积随钉扎层表面粗糙度的增加而增加。利用钉扎层30的表面不规则度可使本发明TMR器件的表面积小于传统的TMR器件。
若在形成钉扎层30时不实施任何诸如外延生长或异质外延生长的表面平滑措施，形成的钉扎层30的粗糙度的最大高度Rmax通常大于5nm。
若使下端电极层20或下端钉扎层32的厚度足够大，则最大高度Rmax超过10nm。即使隧道势垒层40在具有如此大的表面粗糙度的钉扎层30上形成，也不必担心隧道势垒层40中出现小孔。这是因为其厚度不均匀性小，从而保护了隧道势垒层40的高包覆性。
通过对钉扎层30实施光刻处理或干法刻蚀处理，也可使钉扎层30具有大表面粗糙度。
例如，在钉扎层30上形成隧道势垒层40之前，用Ar对钉扎层30表面实施溅射蚀刻，或对该表面实施湿法蚀刻，可提高钉扎层30的表面粗糙度。
除以上方法，通过喷砂法或刻槽法也可提高钉扎层30的有效表面积。
钉扎层30表面粗糙度的提高并不局限于对钉扎层30的表面进行处理。若对下端电极层20、基底10和绝缘层11的任何表面进行处理而使其具有粗糙度，钉扎层30的表面粗糙度也增加，这是因为钉扎层30的表面粗糙度受这些表面的粗糙度影响。
图5为该TMR器件的一个实例的截面图，其中为提高钉扎层的表面粗糙度，对绝缘层11进行处理而使其具有大表面粗糙度。
若通过CVD法形成隧道势垒层40，因为使用有机金属(本具体实施方案中的TMA)作为原料，所以形成的隧道势垒层40含有碳。然而隧道势垒层40中的剩余碳不能高于1原子％，因为若剩余碳的浓度高，则隧道势垒层40中容易产生漏电流。
图6为制造本发明TMR器件的设备100的结构示意图。如图中所示，该设备100包括溅射室110和120、ALD室130以及氧化室140。这些反应室通过负荷固定室150相互连接。
所述溅射室110和120用于通过溅射形成钉扎层30。更具体而言，溅射室110用于形成作为下端钉扎层31的PtMn薄膜，而溅射室120用于形成作为上端钉扎层室32的NiFe薄膜。
所述ALD室130用于通过ALD法形成隧道势垒层40。所述氧化室140用于氧化形成的隧道势垒层40。
所述负荷固定室150带有用于传送基底10的装置。为制造所述TMR器件，负荷固定室150的内部保持在真空下或在惰性气氛中。
除氧化室140外，所有反应室均带有抽气泵，所以经过负荷固定室150可以将基底10从溅射室110传送至溅射室120，从溅射室120传送至ALD室130，并从ALD室130传送至氧化室140，而不会将基底10暴露于氧化气氛中。
利用具有上述结构的制造设备，可使钉扎层30表面的清洁性和界面稳定性保持在高水平，因为该设备可将基底10从钉扎层形成步骤转移至隧道势垒层形成步骤，并使基底10保持在真空或惰性气氛中。
因此可以防止已形成的钉扎层30表面被氧化，从而防止由于该TMR器件磁效应和电阻的变化而导致其性能下降。
此外，利用根据本具体实施方案的制造设备，可以促进所形成的隧道势垒层40的氧化，因为ALD室130通过负荷固定室150与氧化室140相连，所以可以在不暴露于氧化气氛的情况下将基底10从ALD室130传送至氧化室140。
因为通过热氧化、等离子氧化或臭氧氧化实施氧化促进作用，隧道势垒层40的厚度不发生变化，隧道势垒层40由一种金属氧化物或金属氧氮化物制成，所以本具体实施方案具有优越性。
虽然根据上述具体实施方案的TMR器件具有一种结构，其包括在基底10上连续形成的下端电极层20、钉扎层30、隧道势垒层40、自由层50和上端电极层60，本发明可应用于至少包括钉扎层、隧道势垒层和自由层的任何具有隧道磁阻效应的器件。
在上述具体实施方案中，隧道势垒层由归类于CVD法的ALD法形成，隧道势垒层还可由热CVD法、等离子CVD法或光CVD法形成。
本发明TMR器件不仅可用于磁性传感器，还可用于MRAMs(磁阻随机存储器)和磁头。
上述优选的具体实施方案对于仅通过后附的权利要求加以说明的本发明目前的应用是可仿效的。优选的具体实施方案的变化形式可由本领域技术人员实现。
权利要求
1.一种隧道磁阻器件，其包含一个钉扎层；一个在所述钉扎层上形成的隧道势垒层；以及一个在所述隧道势垒层上形成的自由层；所述隧道势垒层基本上具有化学计量组成。
2.如权利要求1的隧道磁阻器件，其中所述隧道势垒层由CVD法形成。
3.如权利要求1的隧道磁阻器件，其中所述隧道势垒层由ALD法形成。
4.如权利要求1的隧道磁阻器件，其中所述隧道势垒层是一种由氧化物、氮化物以及金属氧氮化物或半导体氧氮化物中的至少一种制得的薄膜。
5.如权利要求1的隧道磁阻器件，其中所述隧道势垒层是一种由铝、钇、硅、镁、钛、钽、钨、铪和铌的氧化物中的至少一种制得的薄膜。
6.如权利要求1的隧道磁阻器件，其中所述隧道势垒层是一种由硅的氮化物制得的薄膜。
7.如权利要求1的隧道磁阻器件，其中所述隧道势垒层是一种由铝、硅、钛和钽的氮化物中的至少一种制得的薄膜。
8.如权利要求1的隧道磁阻器件，其中所述隧道势垒层是一种由氧化铝制得的薄膜。
9.如权利要求8的隧道磁阻器件，其中所述隧道势垒层中氧的原子百分比在52％和68％之间。
10.如权利要求1的隧道磁阻器件，其中所述隧道势垒层中剩余碳的浓度低于1原子％。
11.如权利要求1的隧道磁阻器件，其中所述钉扎层粗糙度的最大高度大于10nm。
12.如权利要求1的隧道磁阻器件，其中所述隧道势垒层的厚度在0.5nm至5nm之间。
13.如权利要求1的隧道磁阻器件，其还包含一个基底、一个在其上形成所述钉扎层的下端电极层、以及一个在所述自由层上形成的上端电极层。
14.一种磁性传感器，其具有一个隧道磁阻器件，所述磁阻器件包含一个钉扎层；一个在所述钉扎层上形成的隧道势垒层；以及一个在所述隧道势垒层上形成的自由层；所述隧道势垒层基本上具有化学计量组成。
15.一种制造隧道磁阻器件的方法，其包括以下步骤在基底上形成一个钉扎层；在所述钉扎层上形成一个隧道势垒层；以及在所述隧道势垒层上形成一个自由层；其中所述的隧道势垒层是由CVD法在不暴露于氧化气氛的情况下形成的。
16.如权利要求15的制造隧道磁阻器件的方法，其中所述钉扎层是由溅射法形成的，而所述隧道势垒层是由ALD法形成的。
17.如权利要求15的制造隧道磁阻器件的方法，其中所述隧道势垒层经过氧化处理。
18.一种制造隧道磁阻器件的方法，其包括以下步骤在基底上形成一个下端电极层；在所述下端电极层上形成一个钉扎层；在所述钉扎层上形成一个隧道势垒层；在所述隧道势垒层上形成一个自由层；以及在所述自由层上形成一个上端电极层；其中所述的隧道势垒层是由CVD法在不暴露于氧化气氛的情况下形成的。
19.一种设备，其用于制造具有一个基底的隧道磁阻器件，在该基底上形成了由钉扎层、隧道势垒层和自由层组成的叠层，所述设备包括用于形成所述钉扎层的第一加工室；用于由CVD法形成所述隧道势垒层的第二加工室；以及使所述第一和第二加工室相连的负荷固定室；所述负荷固定室将所述基底由第一加工室传送至第二加工室，并防止该基底暴露于氧化气氛中。
20.如权利要求19的制造隧道磁阻器件的设备，其中所述第一加工室设置成由溅射法形成所述钉扎层，而所述第二加工室设置成由ALD法形成所述隧道势垒层。
21.如权利要求19的制造隧道磁阻器件的设备，其中还包括用于将所述隧道势垒层氧化的第三加工室，该第三加工室与所述第二加工室通过负荷固定室相连，该负荷固定室用于将所述基底由所述第二加工室传送至所述第三加工室，并防止该基底暴露于氧化气氛中。
全文摘要
一种隧道磁阻(TMR)器件，其具有包含一个下端电极层、一个钉扎层、一个隧道势垒层、一个自由层和一个上端电极层的结构，其可在基底上连续地形成。该隧道势垒层基本上具有化学计量组成。该隧道势垒层可为由ALD法形成的氧化铝薄膜。
文档编号H01L27/105GK1681142SQ20051006512
公开日2005年10月12日 申请日期2005年4月8日 优先权日2004年4月8日
发明者寺亮之介, 丰田稻男, 铃木康利 申请人:株式会社电装