专利名称：沟槽光测器及其形成方法
技术领域：
本发明的技术领域涉及固态装置构造，尤其涉及利用集成电路技术制成的光测器。
背景技术：
利用例如PIN、(p-i-n)二极管的集成电路技术制成的固态光测器是非常普遍的。它们广泛应用于多种光学装置，例如光学传感器、光接收器以及光耦合器。光测器广泛使用于集成光电设备、光纤通信设备、光学互连等中。
例如，因特网的主干链路是光缆，其在每个接收位置都需要光测器来接收传输信号。
类似，需要光测器的光缆广泛应用于电话系统中。
假定集成电路结构中压力恒定，为了减少成本，可以理解，已经尝试了多种以更低成本制造光测器的方案。
图1示出了一种典型的沟槽式光测器的截面图。在图左，已经在硅衬底10上蚀刻了具有由括号90表示的深度的沟槽。P型掺杂剂已从沟槽扩散进入衬底，形成p型区域112。沟槽已被充满P+多晶硅115，形成到达电阻接触110的导电路径，该电阻接触例如为硅化物、并且被接地。
在图右，已形成相对的N型掺杂区132，N+多晶硅区135填充沟槽至硅化物130，该硅化物连接正电压。覆层120在之前的处理步骤中保护衬底10的顶部。
轻掺杂区或本征区150接收入射光，并产生电子空穴对。响应于入射光产生的电子被吸引到正极端。电子流可以通过现有技术中公知的多种常见方法检测。
沟槽已被蚀刻到深度90，该深度最好约为入射光的穿透深度。众所周知，光线将穿透硅到达某个深度，该深度依赖于光的波长及其它因素。例如，波长为845纳米的光将穿透到大约15到20微米的深度，这是由于硅具有较低的吸收系数。
蚀刻沟槽速度较慢，从而是一种昂贵的工艺。大于穿透深度的沟槽深度不会增加任何益处，反而浪费资金。小于穿透深度的沟槽深度将依赖于成本/收益的权衡。如果入射光的强度足够大，以致于在小于穿透深度的沟槽深度下也能够获得充足的信号，那么该浅深度从经济上看是有益的。
图2示出了现有技术的光测器的俯视图。在该图的顶部，这样形成p-接触20，使其连接标准布局的多个P型沟槽22-1至22-n，在标准布局中，增加若干尺寸相同的沟槽的组分。在底部，对应的n-接触30连接N型沟槽32-1至32-n。
优选通过在最大的光子拦截效率和装置的响应时间之间权衡，而隔开n-和p-型沟槽。
图3示出了图2的多元件光测器的部分的截面图，其中n-型沟槽电极235具有扩散区232，该扩散区形成于本征硅衬底10中。类似，P-型电极215具有p-型扩散区212。
该图还示出，两种沟槽的宽度是相同的，所述宽度例如为光刻技术(或者是沟槽蚀刻技术)所允许的最小宽度。
这种现有技术设置的缺点在于，它采用两种掩模水平来形成(和填充)p和n沟槽。
现有技术中采用的第一种方法是利用第一硬掩模和第一掩模形成深沟槽；去除第一硬掩模；利用牺牲氧化物比如BSG填充沟槽；沉积第二硬掩模；通过使用第二掩模，从每隔一个的沟槽中去除BSG；利用第一种多晶硅填充空(交替)的沟槽；
通过例如化学机械抛光(CMP)的技术来平面化第一多晶硅；去除第二硬掩模；从其它沟槽去除BSG；利用第二种多晶硅(极性相反)填充空的沟槽；通过第二CMP步骤平面化第二多晶硅；以及形成与两个多晶硅电极的接触。
第一种方法需要两个掩模，较为复杂并且成本较高。此外，由于第一种方法需要两个掩模，因此存在未对准的问题。必须沉积、构图以及去除硬掩模两次。必须从深沟槽中去除牺牲氧化物两次。需要在两个单独的步骤中用两种掺杂多晶硅填充n和p沟槽。必须在两个CMP步骤中对多晶硅平面化两次。
第二种方法需要两个深沟槽步骤利用第一硬掩模和第一掩模形成第一种深沟槽；去除第一硬掩模；利用第一种多晶硅填充沟槽；通过第一CMP平面化第一多晶硅；利用第二硬掩模和第二掩模形成第二种深沟槽；去除第二硬掩模；利用第二种多晶硅填充沟槽；通过第二CMP平面化第二多晶硅；以及形成与两个多晶硅电极的接触。
该现有技术的第二种方法的缺点在于，其需要两个深沟槽步骤。形成深沟槽是非常缓慢的，因此需要很长的处理时间和较大的成本，造价较高。此外，第二种方法需要两个掩模，这也引起了未对准的问题。它还需要两次硬掩模沉积、构图、去除步骤以及两个多晶硅CMP步骤。必须在两个单独的步骤中用两种掺杂多晶硅填充n和p沟槽。必须在两个CMP步骤中对多晶硅平面化两次。
此外，在现有技术的方法中使用多晶硅。需要两个沉积过程，以便用n型多晶硅填充n型沟槽，用p型多晶硅填充p型沟槽。另外，随着技术发展，沟槽变得越来越窄，在深而窄的沟槽中的多晶硅的电阻增大，从而减慢了光测器的响应。
发明内容
本发明涉及一种利用集成电路技术制造光测器的方法，其中一种沟槽显著宽于另一种沟槽，从而允许对牺牲填充材料的区别去除，而不需要额外的掩模步骤。
本发明的特征在于，同时形成两种沟槽，其中一种沟槽具有较宽的宽度，适于由牺牲材料只是部分地填充，而该牺牲材料完全充满较窄的沟槽。
本发明的另一个特征在于沟槽的相对宽度，宽沟槽的宽度大于窄沟槽的宽度的两倍。
本发明的另一个特征在于，牺牲材料的厚度大于窄沟槽宽度的一半，而小于宽沟槽的宽度的一半。
本发明的另一个特征在于，从周围环境对开放的宽沟槽掺杂的步骤。
本发明的另一个特征在于，通过以下方法之一对宽沟槽进行掺杂的步骤气相掺杂、等离子体掺杂、离子注入、液相掺杂、注入(infusion)掺杂、或等离子体浸没离子注入。
本发明的另一个特征在于，对宽沟槽和窄沟槽填充相同的导电材料。
本发明的另一个特征在于，对窄沟槽填充相同的导电材料，该导电材料比多晶硅的电阻小。
图1示出了根据现有技术的成品光测器的截面图；图2和3示出了现有技术中方法中的步骤；图4示出了根据本发明的光测器的俯视图；图5示出了根据本发明的光测器的截面图；图6-13示出了本发明的制造方法中的步骤；图14示出了使用SOI晶片的本发明形式的截面图；
图15和16示出了本发明的一种可选制造方法中的步骤。
具体实施例方式
图4示出了包含根据本发明的光测器的本征硅衬底的俯视图，其中，位于图顶部的P接触20和位于图底部的N接触分别接触一组分支指状物42-1到42-n、以及32-1到32-n。
这些指状物是在衬底中形成的沟槽，在所述沟槽中已经填充适当的导电材料。
N和P接触以及其之间的衬底的部分将形成PIN二极管型光测器，其中入射光将在反向偏置二极管中形成电子空穴对。由该过程释放的电子将被导入检测器的正极端，产生作为对入射光的测量的电流。
这种光测器在现有技术中是熟知的，其为用于感测由入射光子释放的电流的电路。
图5示出了同一区域的截面图。金属240填充右边被N型区域232包围的沟槽，该N型区域在之前的步骤中通过从牺牲材料扩散形成。类似，金属245填充左边被P型区域212包围的沟槽，该P型区域在之前的步骤中通过从掺杂有相反极性的牺牲材料扩散形成。例如，牺牲材料是氧化物，其被适当掺杂以扩散到衬底10中，并形成掺杂二极管区域。区域150是本征区或轻掺杂区，其响应于入射光产生电子空穴对。覆层50，例如氮化物，在CMP和其它步骤中保护本征区150的硅表面。
现在参照图6，其中示出了在光测器的形成过程中的初始阶段的截面图。衬底10是本征或轻掺杂硅。通过在氧化物垫的上面的氮化物垫形成常规垫层70。该垫层可以在包含常规CMOS电路的电路的其它部分执行有效功能，并且/或者其保护将变成光测器的区域。
图7示出了蚀刻深沟槽的结果。图中只示出了两个沟槽以便简明。实际工作的二极管通常具有其它N和P沟槽指状物。这样形成沟槽a)沉积硬掩模(例如，氧化物)；b)在未示出的抗蚀剂层构图所需的沟槽图形；c)通过RIE打开硬掩模和垫层；d)剥去抗蚀剂层；e)通过RIE蚀刻深沟槽；以及f)剥去剩余的硬掩模。图7中示出了结果，其中垫层70留下，两个沟槽230和235被蚀刻到等于检测光子的穿透深度的深度；或者，作为一种可选设计，该深度为更浅的深度。如下文所述，沟槽具有不同的宽度。
图8示出下一个步骤，其中将掺杂临时材料共形地沉积到两个沟槽中。在该实例中，临时材料是用于n型掺杂的掺有砷的硅酸盐玻璃310(ASG)。将氧化物310的厚度311选定为大于窄沟槽的一半宽度，从而通过共形沉积法完全填充窄沟槽，并以保护沟槽230内的物质的厚度在垫层70上延伸。在图的左边，沟槽235中具有余留的中心孔236。沟槽235的宽度应当大于沟槽230的宽度的两倍，从而尽管工艺波动不可避免，但仍多出允许中心孔存在的余量。
将该步骤称为共形地部分填充宽沟槽，以将该填充宽沟槽的整个高度但不是全部体积的过程与填充沟槽的全宽而低于整个高度的步骤区分开。
通过各向同性蚀刻除去宽沟槽235中的填充物310、以及垫层70顶部的材料，所述各向同性蚀刻沿孔236的深度腐蚀ASG310。结果，如图9所示，从垫层和沟槽235的内部去除ASG。选择蚀刻参数来去除垫层70顶部的材料，留出工艺余量以允许常规过蚀刻。沟槽230中的材料未受影响，因为在去除垫层70顶部的材料后停止蚀刻。例如，可以使用常规的利用缓冲氢氟酸(BHF)的蚀刻剂的湿蚀刻来蚀刻ASG。
图10示出了在沟槽235中沉积第二牺牲材料的结果。第二材料320例如可以是掺硼的硅酸盐玻璃(BSG)，以提供P型掺杂剂源。图10示出了已被完全填充的沟槽235。这是可选方案，而沟槽可以只具有充分厚度的衬里来提供足够的掺杂剂。图10还示出了光学平面化步骤的结果，其中从垫70的水平表面去除材料320。
图11示出了沉积覆层80(例如，氧化物)的可选步骤的结果，所述覆层80阻止材料310和320中的掺杂剂漏出到周围环境中并沉积到正在处理的晶片上的其它不希望的位置。
图11还示出了退火的结果，所述退火形成掺杂区312(N-型)和322(P-型)，它们是PIN二极管的N和P区域。
图12示出了去除覆层80和两个氧化物填充310(ASG)和320(BSG)的结果。常规的湿BHF就够用了。
图13示出了通过溅射、镀敷、PVD、CVD或任何常规方法用金属或金属硅化物340(例如，W、Ti、Ta、TiN、WN、TaN、WSI、TiSi、CoSi、NiSi等)或其任意组合来填充沟槽230和235的结果。不需要完全填充沟槽，在一个或两个沟槽中留下中心孔没有关系。
如图，光测器被电学地完成，其可以在左边接地，并连接使用光测器的电路的其余部分，所述其余部分由方框400示意地表示。此外，如果光测器将用作分立的装置，则可以切割晶片，并将光测器放置到不同的系统中。
图14示出了本发明的一种可选方案，其中包含光测器的晶片是SOI晶片，其具有体衬底6和埋层氧化物8。埋层氧化物BOX8的存在将减少电容量和泄漏，同时因此改进装置的性能。
图15和16示出了形成p-i-n光测器的可选方法中的步骤。当通过对部分填充的沟槽进行各向同性蚀刻而将宽沟槽打开时，图15如同图9。在图15的右边，可选地将窄沟槽凹进，并沉积例如为未掺杂氧化物的覆层309。所述覆层的作用是，防止窄沟槽中的掺杂剂漏出到周围环境中、并沉积到正在处理的晶片上的其它不希望的位置。在左边，宽沟槽235准备被掺杂。
图16示出了从周围环境对宽沟槽掺杂的过程。在这种情况下，所用的方法是(P-型)气相掺杂，由沟槽235内的小圆圈表示。该掺杂气体穿入衬底10，形成P-型区域322。
对开沟槽掺杂(统称为从周围环境掺杂)的其它方法包括但不限于等离子体掺杂、离子注入、液相掺杂、注入掺杂以及等离子体浸没离子注入。
如果在高温下进行掺杂步骤，则ASG310中的掺杂剂将同时被导入衬底10。如果在低温下进行掺杂步骤，则可以使用热退火来激活新施加的掺杂剂，同时将ASG310中的掺杂剂导入衬底。
在图16示出的步骤之后，去除覆层309和ASG310，并再次进行如图12和13所示的处理。也可以进行如图13所示的步骤。
本领域技术人员可以理解，可以对这里所示的实例进行多种修改。例如，包含掺杂剂的牺牲材料310和320可以是多晶硅或其它如下的材料，所述材料能够被共形沉积、并且对于两种极性的掺杂剂具有适当的扩散速度。另外，所述两个材料不必相同，例如，可以是氧化物和多晶硅。
可以将根据本发明的用于形成光测器的优选方法概述如下同时形成两组深沟槽，其中一组沟槽宽于另一组沟槽，从而当共形填充较窄组时，较宽组具有余留中心孔；利用掺杂有第一种掺杂剂的第一牺牲材料完全填充窄沟槽、并部分共形填充宽沟槽；从宽沟槽去除第一牺牲材料；在宽沟槽中沉积掺杂有第二(相反)种掺杂剂的第二牺牲材料；平面化处理(可选)；形成覆层(可选)；热退火，以将掺杂剂导入衬底，形成p和n区域；去除覆层、第一牺牲材料以及第二牺牲材料；利用相同导体至少部分填充两个沟槽；以及平面化处理(可选)，从而完成PIN二极管的形成。
可以将根据本发明的用于形成光测器的可选优选方法概述如下同时形成两组深沟槽，其中一组沟槽宽于另一组沟槽，从而当填充较窄组时，较宽组具有余留中心孔；利用掺杂有第一种掺杂剂的第一牺牲材料完全填充窄沟槽、并部分共形填充宽沟槽；从宽沟槽去除第一牺牲材料；在窄沟槽的第一材料顶部形成覆层(可选)；利用第二种掺杂剂从周围环境掺杂宽沟槽，并利用第一种掺杂剂掺杂窄沟槽；
去除覆层和第一牺牲材料；利用相同导体至少部分填充两个沟槽；以及平面化处理(可选)，从而完成PIN二极管的形成。
如果在高温下进行掺杂宽沟槽的步骤，则同时进行掺杂窄沟槽的步骤。如果在低温下进行掺杂宽沟槽的步骤，则掺杂宽沟槽和窄沟槽的步骤将利用退火。
不需要用导电材料完全填充沟槽。沉积这样的导电材料的共形层是令人满意的，所述共形层具有中心孔，但是在沟槽的整个高度上与其接触。
形成电阻连接是有利的。最好通过如图示利用金属或金属硅化物填充两个沟槽来实现这一点。这样作的好处是，对于两个沟槽仅需要一次填充。窄沟槽是P型还是N型并不重要。另外，金属和金属硅化物的电阻比多晶硅低，从而相比于其中利用n型和p型多晶硅填充沟槽的现有技术装置，改善了装置的响应。
尽管通过两个优选实施例描述了本发明，但是，本领域技术人员可以理解，在所附权利要求书的精神和范围内，可以以多种形式实施本发明。
权利要求
1.一种形成PIN光测器的方法，所述光测器具有一组p和n区域，所述区域由固态晶片中的一组光子检测器区域隔开，所述方法包括以下步骤在所述固态晶片中同时形成两组深沟槽，其被一组光子检测区域隔开，一组宽的沟槽宽于另一组窄的沟槽，从而当对所述较窄的组填充共形沉积材料时，所述宽组具有余留中心孔；利用掺杂有第一种掺杂剂的第一材料填充所述窄沟槽、并共形地部分填充所述宽沟槽；从所述宽沟槽去除所述第一材料；在所述宽沟槽中沉积掺杂有相反极性的第二(相反)种掺杂剂的第二材料；退火所述晶片，以将所述第一和第二种掺杂剂导入所述衬底，形成所述PIN光测器的所述p和n区域；从所述宽和窄沟槽去除所述第一和第二材料；以及利用相同的形成导电材料填充所述宽和窄沟槽，所述导电材料连接所述宽和窄沟槽中的所述p和n区域。
2.根据权利要求1所述的方法，其中所述第一和第二材料都是氧化硅。
3.根据权利要求2所述的方法，其中由至少一种金属或金属硅化物形成导电材料电极。
4.根据权利要求3所述的方法，其中由下面的至少一种金属或金属硅化物形成导电材料电极W、Ti、Ta、TiN、WN、TaN、WSi、TiSi、CoSi、NiSi。
5.根据权利要求1所述的方法，其中通过如下进行所述利用掺杂有第一种掺杂剂的第一材料填充所述窄沟槽、并部分填充所述宽沟槽的步骤沉积所述第一材料的共形层，从而填充所述窄沟槽、并使所述宽沟槽在其侧面上具有所述第一材料的层并余留中心孔。
6.根据权利要求5所述的方法，其中将所述第一材料沉积为这样一层，使得所述层的所述第一材料的厚度大于所述窄沟槽的宽度的一半、并小于所述宽沟槽的宽度的一半，从而填充所述窄沟槽、并在所述宽沟槽中产生余留中心孔。
7.根据权利要求1所述的方法，其中在各向同性蚀刻中去除所述第一材料，所述蚀刻的蚀刻目标比所述第一材料的厚度多一个工艺余量。
8.根据权利要求1所述的方法，还包括如下步骤，其中在所述退火步骤之前，在所述两组深沟槽上方沉积覆层。
9.一种形成PIN光测器的方法，所述光测器具有一组p和n区域，所述区域由固态晶片中的一组光子检测器区域隔开，所述方法包括以下步骤在所述固态晶片中同时形成两组沟槽，其被一组光子检测区域隔开，一组宽的沟槽宽于另一组窄的沟槽，从而当对所述较窄的组填充共形沉积材料时，所述宽组具有余留中心孔；利用掺杂有第一种掺杂剂的第一材料填充所述窄沟槽、并共形地部分填充所述宽沟槽；从所述宽沟槽去除所述第一材料；利用相反极性的第二种掺杂剂从周围环境掺杂所述宽沟槽；退火所述晶片，以将所述第一和第二种掺杂剂导入所述衬底，形成所述PIN光测器的所述p和n区域；从所述窄沟槽去除所述第一材料；以及形成导电材料，所述导电材料连接所述宽和窄沟槽中的所述p和n区域。
10.根据权利要求9所述的方法，其中同时进行所述掺杂所述宽沟槽的步骤和所述退火所述晶片以将所述第一和第二种掺杂剂导入所述衬底的步骤。
11.根据权利要求9所述的方法，其中所述从周围环境掺杂所述宽沟槽的步骤包括选自于如下的一个步骤气相掺杂、等离子体掺杂、离子注入、液相掺杂、注入掺杂、以及等离子体浸没离子注入。
12.根据权利要求11所述的方法，其中所述第一材料是掺杂的氧化硅。
13.根据权利要求11所述的方法，其中所述导电材料包括至少一种金属或金属硅化物。
14.一种PIN光测器，具有一组p区域和一组n区域，其由固态晶片中的一组光子检测器区域隔开，所述光测器包括所述固态晶片中的两组沟槽，其由一组光子检测区域隔开，一组宽的沟槽宽于另一组窄的沟槽，从而当所述窄组被填充共形沉积材料时，所述宽组具有余留中心孔；所述PIN光测器的所述p和n区域被形成在相邻于所述两组深沟槽的衬底中；以及所述宽沟槽组和窄沟槽组均被填充有连接所述p和n区域的相同导电电极。
15.根据权利要求14所述的光测器，其中所述宽沟槽的宽度大于所述窄沟槽的宽度的两倍。
16.根据权利要求14所述的光测器，其中所述导电材料电极由至少一种金属或金属硅化物形成。
17.根据权利要求16所述的光测器，其中所述导电电极由下面的至少一种金属或金属硅化物形成W、Ti、Ta、TiN、WN、TaN、WSi、TiSi、CoSi、NiSi。
18.根据权利要求14所述的光测器，其中所述固态晶片是绝缘体上硅晶片。
19.根据权利要求18所述的光测器，其中所述宽沟槽的宽度大于所述窄沟槽的宽度的两倍。
20.根据权利要求19所述的光测器，其中所述导电电极由下面的至少一种金属或金属硅化物形成W、Ti、Ta、TiN、WN、TaN、WSi、TiSi、CoSi、NiSi。
全文摘要
通过如下形成沟槽式PIN光测器在半导体衬底中同时蚀刻两组沟槽，宽沟槽的宽度比窄沟槽的宽度的两倍多一个工艺余量；利用牺牲材料共形地填充两种沟槽，该牺牲材料被掺杂有第一掺杂剂、并具有略大于窄沟槽的一半宽度的第一厚度，从而宽沟槽具有余留中心孔；在蚀刻中从宽沟槽剥去牺牲材料，所述蚀刻去除第一厚度，从而置空宽沟槽；a)利用相反极性的第二牺牲材料填充宽沟槽；或者b)通过例如气相掺杂、等离子体掺杂、离子注入、液相掺杂、注入掺杂以及等离子体浸没离子注入从周围环境掺杂宽沟槽；将掺杂剂扩散入衬底，形成PIN二极管的p和n区域；去除第一和第二牺牲材料，并利用相同的导电材料与扩散入的p和n区域接触地填充宽沟槽组和窄沟槽组。
文档编号H01L31/105GK1819280SQ20051011724
公开日2006年8月16日 申请日期2005年10月31日 优先权日2004年11月1日
发明者程慷果, R·迪瓦卡茹尼, C·雷登斯 申请人:国际商业机器公司