专利名称：具有高热耗散的合成结构的制作方法
技术领域：
本申请涉及一种应用于光学、光电子学或电子学的合成结构(composite structure)，该合成结构包括支撑晶片(support wafer)和层状结构，该层状结构包括至少一个由选自单晶材料的材料制成(made of)的层。特别地，这样的合成结构旨在作为形成单晶有用层的衬底，或旨在包括这样的单晶有用层，而该有用层包括在工作期间导致有用层温度剧烈升高的器件或组件。
背景技术：
对于该种类型的有用层，很明显，当这些组件的工作频率和/或它们的微型化程度提高时，由组件所释放的热的耗散(dissipation)变成一个重要问题。
例如，对于CMOS应用的情形，组件的微型化和有用层厚度的减小加剧了热耗散问题，特别是在这些有用层或多或少地与它们形成于其上的支撑衬底热隔离(thermally separated)的情形中。尤其地，制备在SOI(Silicon-On-Insulator，绝缘体上硅)、SiGeOI(SiGe-On-Insulator，绝缘体上SiGe)、GeOI(Ge-On-Insulator，绝缘体上Ge)或SGOI(Si/SiGe-On-Insulator，绝缘体上Si/SiGe)结构中的CMOS组件会随着温度升高而产生问题(导致对组件行为的干扰)，特别是由于这一事实，即氧化物层(通常形成这些结构的绝缘)形成了例如由硅制成的衬底和有用层之间的热障(thermal barrier)。例如，如在US 2004/0053477中所描述的，这种类型的SOI、SiGeOI、SGOI、GeOI结构可通过Smart-Cut_制备。
例如，也有这种情形，即组件工作在高功率频率(high powerfrequency)(通常超过900MHz)，这会导致温度升高，而该温度升高能干扰甚至破坏它们。为了克服该缺陷，有用层一般由氮化物半导体制成，该氮化物半导体具有比诸如AsGa的材料更好的电荷输运性能(在高压时载流子的高饱和率，高击穿电压等)。这对于HEMT(HighElectron Mobility Transistor，高电子迁移率晶体管)晶体管型组件尤其正确。为了形成这种类型的以氮化物半导体为基的层，使用由单晶块(bulk)SiC、块<111>Si或者块蓝宝石(Al2O3)制成的生长支撑体，其晶格参数非常类似于单晶块<100>硅的晶格参数。
然而，对于一些需要对所释放热的更高耗散的高功率频率应用而言，<111>Si和蓝宝石的热阻抗(thermal impedances)仍然太高，而且，虽然单晶块SiC就热耗散来说是标准(reference)材料，但是该材料仍然太昂贵。
US 6,328,796和US 2003/0064735文献公开了通过借助于键合层(bonding layer)将薄层键合到支撑晶片上而制成的合成结构，该支撑晶片由多晶材料制成，而该多晶材料是由于它们的热导性、电导性和热膨胀特性而选取的(诸如多晶SiC衬底)，该键合层由介电材料制成，且其功能是改善薄层和支撑晶片之间的键合并促使发生可能的依从现象(compliance phenomena)。
然而，选择不同层和支撑晶片的材料和尺寸、以及制备该结构的方法，以满足诸如热导、电导和热膨胀的物理规格。因此，为了满足这些不同的规格，意味着选择会折衷解决方案的结构不能使人完全满意。因此，这些文献中所描述的合成结构并未最优化以用于需要很强热耗散的高功率频率应用。
本发明的第一个目的是提出一种具有良好热耗散的合成结构。
本发明的第二个目的是提出这样一种合成结构，该合成结构的制备方式使得其经济成本低于由单晶块SiC制成的结构的经济成本，并且其可获得大于3英寸的尺寸。
本发明的第三个目的是以低成本来改善微型化的HEMT或CMOS组件的工作。
本发明的第四个目的是制备具有良好的热导率(thermalconductivity)和半绝缘电特性(即高电阻)的用于HEMT应用的结构。
发明内容
根据第一方面，本发明提出一种用于光学、光电子学或电子学的合成结构，该合成结构包括支撑晶片、由选自单晶材料的材料制成的层和由介电材料制成的层，其特征在于，选择支撑晶片的制备材料、由单晶材料制成的层和介电层，并调整各层的厚度，使得在环境温度(ambient temperature)和600°K之间，合成结构的热阻抗低于或等于具有与合成结构相同尺寸的单晶块SiC晶片的热阻抗的大约1.3倍。
要注意，结构的热阻抗φ是由该结构的不同层i的热阻率(thermalresistivities)Ri计算出来的(φ＝l/∑iRi)。材料的热阻率由每瓦特输入功率在1平方米表面面积(所考虑的层或衬底的表面面积)上所增加的°C或°K而定义。热阻率也等于所考虑的层(或衬底)的厚度与所使用的材料的热导率之间的比率。
该合成结构包括以下其它特性-支撑晶片由热阻抗显著低于单晶块硅的热阻抗的材料制成；-支撑晶片的制备材料还具有大于104ohms.cm的电阻率(electricalresistivity)；-支撑晶片由多晶块SiC、多晶块AlN或陶瓷制成；-选择由介电材料制成的层的厚度和由单晶材料制成的层的厚度，使得在环境温度和600°K之间，合成结构的热阻抗低于或等于具有与合成结构相同尺寸的晶体块SiC晶片的热阻抗的大约1.3倍；-介电材料为SiO2和/或Si3N4和/或SixOyNz；-选择由介电材料制成的层的厚度小于约0.20微米，并可能大于约0.02微米，然后作为该厚度的函数而选择由单晶材料制成的层的厚度，使得在环境温度和600°K之间，合成结构的热阻抗低于或等于具有与合成结构相同尺寸的单晶块SiC晶片的热阻抗的大约1.3倍；-由单晶材料制成的层中的材料选自半导体材料，从而能够形成电子组件；-单晶材料是Si、SiGe或Ge；-由半导体材料制成的层包括至少一个CMOS型电子组件；-选择由单晶材料制成的层中的单晶材料，使得可以成功生长单晶氮化物半导体，从而合成结构作为用于生长该氮化物半导体的衬底，并具有大于约104ohms.cm的电阻率；-所述单晶材料是SiC、<111>Si或GaN；
-单晶材料层的厚度大于约0.06微米的临界厚度(thresholdthickness)，并可能小于约1微米；-支撑晶片由多晶SiC制成；单晶材料层由<111>Si制成且其厚度选择在0.2微米和1微米之间；以及介电材料层由SiO2制成且其厚度约为0.2微米；-支撑晶片由多晶SiC制成；单晶材料层由<111>Si制成且其厚度选择在0.06微米和1微米之间；以及介电材料层由SiO2制成且其厚度约为0.05微米。
根据第二方面，根据本发明的工艺提出一种混合结构(hybridstructure)，该混合结构包括所述合成结构和在单晶材料层顶部的上部单晶结构(upper monocrystalline structure)，调节形成上部结构的材料以使将要形成在混合结构上的氮化物半导体层的质量好于氮化物半导体层直接形成在由单晶材料制成的层上的情形。
该混合结构的其它特性包括-单晶材料层由SiC、<111>Si或GaN制成，上部结构包含由选自以下合金的材料制成的层AlxInyGa(1-x-y)N、InyGa(1-y)N、AlxGa(1-x)N，其中0≤x≤1且0≤y≤1；-选自合金AlxInyGa(1-x-y)N、InyGa(1-y)N、AlxGa(1-x)N，其中0≤x≤1且0≤y≤1的至少一种合金元素的浓度随厚度逐渐变化(variesprogressively through the thickness)。
根据第三方面，本发明提出一种应用在HEMTs中的结构，该结构包括所述合成结构或所述混和结构，以及由单晶GaN制成的上外延层(over-epitaxied layer)。
根据第四方面，本发明提出一种用于从包含单晶材料的施主晶片开始制备合成结构的工艺，包括以下步骤(a)将支撑晶片键合到施主晶片上；(b)缩减(reduction)施主晶片使得在支撑晶片上仅留下剩余结构(remained structure)，包括以层的形式的所述单晶材料，材料的自然特性和厚度使得由此所形成的合成结构的热阻抗在环境温度和600°K之间低于或等于具有与合成结构相同尺寸的单晶块SiC晶片的热阻抗的大约1.3倍。
用于制备合成结构的工艺的其它特性如下-所述工艺还包括选择用于支撑晶片的块材料，其热阻抗在环境温度和600°K之间显著低于单晶块硅的热阻抗；-选择支撑晶片由多晶块SiC、多晶块AlN或陶瓷制成；-步骤(a)包括在支撑晶片和施主晶片之间形成由介电材料制成的键合层，使得该键合层的厚度小于最大厚度，如果超出该最大厚度，则在环境温度和600°K之间，合成结构的热阻抗将不低于或等于具有与合成结构相同尺寸的单晶块SiC晶片的热阻抗的大约1.3倍；-在步骤(a)之前，所述工艺还包括一个步骤，即在施主晶片的键合表面下注入预定深度的原子种类，从而在其中形成弱区(zone ofweakness)，并且步骤(b)包含能量输入以在弱区处将剩余结构从施主晶片分离开，确定注入深度使得弱区和键合表面一起限定剩余结构；-通过能够减小施主晶片厚度的机械和/或化学方式(means)来进行步骤(b)；-施主晶片由单晶块材料制成，并且实施步骤(b)使得仅保留一层施主晶片，选择其厚度，使得在环境温度和600°K之间，所形成的合成结构的热阻抗低于或等于具有与合成结构相同尺寸的单晶块SiC晶片的热阻抗的大约1.3倍；-施主晶片由单晶块Si或单晶块Ge制成；-施主晶片由单晶块Sic制成；-施主晶片最初包含所述由单晶材料制成的层和适应性生长衬底(adapted growth substrate)，并且该工艺在步骤(a)之前还包括形成施主晶片的步骤，该形成施主晶片的步骤包括在该适应性生长衬底上晶体生长由单晶材料制成的层；-生长衬底包含块Si或块Ge以及由SiGe制成的缓冲层，并且由单晶材料制成的层是<100>Si或SiGe；-生长衬底包括块蓝宝石(Al2O3)、单晶块SiC、块ZnO或块<111>Si，并且由单晶材料制成的层是由SiC、<111>Si、GaN、AlN、InN、AlxInyGa(1-x-y)N、InyGa(1-y)N、AlxGa(1-x)N制成的，其中0≤x≤1且0≤y≤1；根据第五方面，本发明提出一种用于制备混和结构的工艺，该工艺包括根据用于制备合成结构的所述工艺来制造合成结构，进一步包括在由单晶材料制成的层上晶体生长上部单晶结构，致使上部结构的构造和其组成材料使得能够制备一层氮化物半导体层，该氮化物半导体层具有比如果氮化物半导体直接制备在由单晶材料制成的层上更好的质量。
用于制备合成结构的该工艺的其它特性包括-上部结构包含选自以下合金的层AlxInyGa(1-x-y)N、InyGa(1-y)N、AlxGa(1-x)N，其中0≤x≤1且0≤y≤1；-上部结构包含选自以下合金的层AlxInyGa(1-x-y)N、InyGa(1-y)N、AlxGa(1-x)N，其中0≤x≤1且0≤y≤1，至少所选合金中的一种元素的浓度随厚度逐渐变化。
在阅读了以下参照附图作为非限制性例子的本发明的具体说明之后，本发明的其它特性、目的和优点将变得更清楚，其中图1图示了根据本发明的第一合成结构。
图2图示了根据本发明的第二合成结构。
图3图示了根据本发明的第三合成结构。
图4图示了根据本发明的第四合成结构。
图5a至5e显示了在根据本发明制备合成结构的方法中的步骤。
图6和7显示了在不同的GaN支撑体上，包括在根据本发明的合成结构上，所进行的热行为(thermal behaviours)模拟的结果。
具体实施例方式
图1、2、3和4示出根据本发明的合成结构和混和结构的四个例子，每个例子都意在用于光学、光电子或电子应用中。每个合成结构40都包含支撑晶片20和由选自单晶材料的材料制成的单晶层11。
形成支撑晶片20的材料主要是由于其高热导率性能(高热导率意味着传导率显著大于单晶块<100>硅的传导率)而被选择。支撑晶片20选自的材料是具有这样热导率的材料，使得在环境温度和600°K之间，其热阻抗显著低于或等于具有与合成结构相同尺寸的单晶块SiC晶片的热阻抗的30％还要多。在这种情形下，单晶块SiC是晶体材料的热导率领域中的标准，其热导率在环境温度下(即300°K)典型地约为440W/m.°K，依赖于材料的质量和结构在±20％内。也可以选择使用6H-SiC(约490W/m.°K)、或4H-SiC(约370W/m.°K)、或3C-SiC(约360W/m.°K)的热导率作为标准热导率。
支撑晶片20的组成材料的选择也依赖于材料的经济成本限制(对于单晶块SiC，该成本必须显著较低)、可获得性限制和尺寸限制。就尺寸而言，也许需要大于3英寸的支撑晶片20。
特别地，我们还可能选择由多晶SiC、多晶AlN或热适应陶瓷(thermally adapted ceramic)制成的支撑晶片20。
选择具有高电阻率的，换句话说大于104ohms.cm的支撑晶片20也是有利的，特别在HEMT应用中。
支撑晶片20由单晶层11所覆盖，选择其组成材料并调节其厚度，使得在环境温度和600°K之间(高功率频率组件的典型工作温度)，包括支撑晶片20的完整合成结构40的热阻抗低于或等于具有与合成结构40相同尺寸的单晶块SiC晶片的热阻抗的约1.3倍。特别地，可选择单晶层11的厚度大于临界厚度，如果低于该临界厚度，则在环境温度和600°K之间，合成结构的阻抗将不低于或等于具有与合成结构40相同尺寸的单晶块SiC晶片的热阻抗的约1.3倍。特别地，对于诸如Si、SiGe、Ge、<111>Si或GaN的材料来说，这个临界厚度可约为0.06μm。例如，我们可以选择厚度在临界厚度和1μm之间的单晶层11。
根据按照本发明的合成结构40的第一构造，将单晶结构11设计成适合于诸如CMOS型晶体管的电子、光学或光电子组件。在该情形中，所选择的用于单晶层11的材料可以由Si、SiGe或Ge制成。在该情形中，将要形成在单晶层11中的组件或已经形成在单晶层11中的组件将受益于合成结构40的特殊结构，以排除(evacuate)将在工作期间释放的大量的热，从而减小干扰或甚至退化的风险。
根据第二构造，合成结构40是用于形成有用层的衬底，该有用层包含能包括工作在高功率频率下的组件的材料，诸如氮化物半导体(例如GaN)。所选择的形成单晶层11的材料于是可以是，例如，SiC、<111>Si、或GaN、AlN或其它氮化物半导体。还选择这些材料以具有高电阻率(大于104ohms.cm)。当已经形成有用层时，然后可使用根据本发明的合成结构40以耗散组件所释放的大量的热，特别是在这些组件工作在高功率频率的情形中，这就是例如HEMT晶体管的情形。
优选地，并参照图2和4，层状结构10还包含绝缘层13，该绝缘层13由诸如SiO2和/或Si3N4和/或SixOyNz的介电材料制成，并设置在与支撑晶片20的界面处。当制备合成结构40(如后所述)时，该绝缘层13可能特别有用，因为它被选择以当用键合技术来制备合成结构40时具有有趣的键合特性。而且，可选择该绝缘层13的制备材料具有高电阻率，这在HEMT功率组件工作期间可能是一个重要的优点。选择绝缘层13的厚度小于临界厚度，如果高于该临界厚度，则在环境温度和600°K之间，合成结构的热阻抗将不低于或等于具有与合成结构40相同尺寸的单晶块SiC晶片的热阻抗的约1.3倍。选择绝缘层13的厚度和单晶层11的厚度可以一个在另一个之前进行，或使用逐次近似(successive approximations)的方法。
特别地，可以调节单晶层11的厚度，使得其自由表面与绝缘层13相距给定的距离。即使绝缘层13被选择成较薄，其仍是可在组件工作期间引入热耗散问题的热障，该组件包括在外延在单晶层11上的有用层内。因此，使外延表面(即单晶层11的表面)离开埋入的(buried)绝缘层13会改善热耗散。
图1示出根据本发明的第一合成结构40，其中层状结构10仅包含与支撑晶片20直接接触的单晶层11。在这个构造中，要调节的主要参数是所选择的用来形成支撑晶片20和单晶层11的材料、以及单晶层11的厚度，使得在环境温度和600°K之间，合成结构40的热阻抗低于或等于具有与合成结构40相同尺寸的单晶块SiC晶片的热阻抗的1.3倍。
因此，我们可以选择厚度在0.06μm和1μm之间的单晶层11。
图2示出根据本发明的第二合成结构40，其中层状结构10包括单晶层11和在支撑晶片20与单晶层11之间的介电材料层13。选择该绝缘层13的厚度低于临界厚度，如果高于该临界厚度，则在环境温度和600°K之间，合成结构的热阻抗将不再低于或等于具有与合成结构40相同尺寸的单晶块SiC晶片的热阻抗的约1.3倍，显然考虑到已经确定了所选择的用于支撑晶片20和单晶层11的材料、以及单晶层11的厚度。
因此，绝缘层13的厚度可在0.02μm和0.2μm之间。
例如，组成材料可被选择成SiO2和/或Si3N4和/或SixOyNz。
认识到这些，我们还可选择厚度在0.06μm和1μm之间的单晶层11。
例如，以下合成结构40是可能的-支撑晶片20由多晶SiC制成；-单晶材料层11由<111>Si制成，并且将其厚度选择在0.2微米和1.0微米之间；以及-介电材料层13由SiO2制成且其厚度约为0.20微米。
例如，以下合成结构40是可能的-支撑晶片20由多晶SiC制成；-单晶材料层11由<111>Si制成，并且将其厚度选择在0.06微米和1.0微米之间；以及-介电材料层13由SiO2制成且其厚度约为0.05微米。
参照图3和4，通过在单晶层11上将上部结构12加到层状结构10而制备混合结构50，调节形成该上部结构12的材料以改善要形成在混合结构50上的晶体材料层的质量。因此，特别适当地设置这些混合结构50以作为用于晶体生长有用层的衬底，该有用层由适于高功率频率的材料制成，诸如像GaN的氮化物半导体。在这种情形中，选择上部结构12的自然特性和构造以便与该有用层直接形成在单晶层11上的情形相比而改善要形成的有用层的质量，从合成结构40开始调节晶格参数以便变得更接近于要形成的有用层的晶格参数(从而特别避免了过量位错密度的产生，并在有用层中产生，否则会被限制以阻止与其生长支撑体的过度晶格失配(thus particularly avoiding the creationof an excessive density of dislocations，and generated in a useful layer thatwould be constrained to resist excessive lattice mismatches with its growthsupport))。例如，我们可选择与文献US 2003/136333和US 6,617,060中所公开的缓冲结构相似的或相当的上部结构12，即上部结构12包括至少一个由AlxInyGa(1-x-y)N、InxGa1-yN或AlxGa1-xN(其中x在0和1之间，且y在0和1之间)制成的层，根据技术上和经济上最吸引人的构造而具有成分在其厚度内不变化的层和/或成分在厚度内逐渐变化的层。该上部结构12，其制备使得后来可形成高质量的有用层，也意味着该有用层可进一步离开与支撑晶片20的界面，这在绝缘层13与支撑晶片20交界(如果该绝缘层13的厚度大于临界厚度，则其可减慢热的耗散)的情形(参照图4)中具有优点。
用于制备根据本发明的合成结构40的工艺的不同步骤显示在图5a至5e中。
图5a示出一个施主晶片30，该施主晶片30包含单晶材料。
根据第一构造，施主晶片30可包括单晶块材料。
如果需要制备用于CMOS型应用的合成结构40，我们由此就可以选择由<100>Si或单晶块Ge制成的施主晶片30。
如果需要制备作为衬底的合成结构40，而该衬底用于晶体生长由氮化物半导体制成的后续层，我们就可选择单晶SiC或单晶<111>Si材料。
根据第二构造，施主晶片30初始包含适于生长要转移的单晶材料层的生长衬底。该生长衬底典型地包含由单晶块材料制成的支撑体。
由此，我们可具有由蓝宝石(Al2O3)、SiC、块ZnO或单晶块<111>Si制成的生长衬底，并且我们可形成由SiC、<111>Si、GaN、AlN、InN、AlxInyGa(1-x-y)、InyGa(1-y)N或AlxGa1-xN单晶材料层制成的层，其中0≤x≤1且0≤y≤1。
该生长衬底还可进一步包括中间结构(intermediate structure)，该中间结构在支撑体和要转移的由单晶材料制成的层之间，该中间结构作为缓冲结构，并可能被设置以便补偿热膨胀的差异和/或晶格参数的差异和/或限制缺陷。由此，例如，我们可制备由<100>Si或松弛的SiGe制成的单晶层，通过在由SiGe制成的缓冲层上晶体生长来形成它，缓冲层的成分从由<100>Si或单晶块Ge制成的支撑体开始随其厚度逐渐变化。
参照图5b，然后根据所确定的剂量和能量条件来给施主晶片20注入原子种类，以便用预定的机械弱化(mechanical weakening)在施主晶片30中的预定深度处形成弱区35。例如，我们可注入诸如氢离子的原子种类，以10keV和200keV之间的能量在每平方厘米注入5×1016和8×1016之间的原子。
选择弱区35的深度以定义材料厚度(在弱区35和施主晶片30的表面之间，该施主晶片30的表面将根据图5c中所示的步骤而被键合到支撑晶片40上)，该材料厚度包括至少一部分要被转移到支撑晶片20上的层状结构(未示出)。特别地，进行该注入使得由此所限定的层状结构包括以层的形式的单晶材料，并且构成它的每个层的自然特性和厚度使得在环境温度和600°K之间，要形成的合成结构40(包括转移后的层状结构和要键合的支撑晶片20)的热阻抗低于或等于单晶块SiC的热阻抗的1.3倍。
可选地，在该注入之前或之后在注入表面上形成绝缘层13。例如，该绝缘层13可以是氧化物(SiO2)和/或氮化物(Si3N4和/或SixOyNz)，其厚度使得要形成的合成结构40(见图5e)的热阻抗在环境温度和600°K之间低于或等于单晶块SiC的热阻抗的约1.3倍。例如，我们可形成厚度从0.02μm至0.2μm变化的SiO2和/或Si3N4和/或SixOyNz层。
然后可选地准备施主晶片30的键合表面(即，其上进行该注入的表面)用于键合。由此可清洗它以除去污染物(金属、微粒、碳氢元素)并使表面更吸水、被机械化学抛光、被等离子体激活等。可选地，如果我们已在注入表面上形成了绝缘层13，那么在该清洗步骤期间可完全去除该绝缘层。
参照图5c，在注入表面处将支撑晶片20与施主晶片30相接触。
优选地，在支撑晶片20要键合的表面上预先形成绝缘层。在所有的情形中，选择在支撑晶片20和施主晶片30之间的绝缘层13的厚度，使得不形成热耗散的过度热障，换句话说，选择晶片的厚度，使得要形成的合成结构40(见图5e)的热阻抗在环境温度和600°K之间低于或等于具有与合成结构40相同尺寸的单晶块SiC晶片的热阻抗的约1.3倍。
在使支撑晶片20和施主晶片30相接触之前，准备支撑晶片20的键合表面以用于键合，例如通过进行清洗处理以使其更吸水和/或去除污染物。
可选地，可对要键合的两个表面进行其它准备，诸如CMP(Mechanochemical Planarisation，机械化学平坦化)或等离子体激活以改善键能。
由此准备的施主晶片30和支撑晶片20可能可在环境温度下相接触。
一旦已键合了两个衬底，可通过输入热能而增强键合，例如通过在高于200℃烘烤(baking)2h00。参照图5d，另外加上能量使得位于弱区35处的弱键断裂且剩余结构36从它分离，该剩余结构36于是仍与支撑晶片20相键合。
该剩余结构36至少部分包括要形成在支撑晶片40上的层状结构10。所提供的能量可以是热的和/或机械的，用于转移层的该技术在Smart-Cut_的表述下是本领域技术人员所熟知的，且特别是在J-PColinge的“绝缘体上硅技术LVSI材料，第二版(Silicon-On-InsulatortechnologyMaterial to LVSI，2ndedition)”(Kluwer AcademicPublishers，第50和51页)中被描述。
根据一种变体(variant)，可通过Smart-Cut_之外的技术将施主晶片30从图5c所示的结构缩减，于是键合之前的步骤和键合本身与上面所给出的相同，除了注入之外(显示在图5b中)。这一用于缩减施主晶片30的其它技术采用在背面的机械减薄(抛光、研磨等)和/或干法化学蚀刻直到达到预定的厚度，该预定的厚度可以是几十微米。然后可使用不同的机械化学抛光步骤来减薄施主晶片30，以仅留下如图5d中所示的剩余结构36。无论使用何种技术来缩减该施主晶片30，都给剩余结构36施加表面修整(surface finishing)步骤，以去除表面上的任何粗糙(roughness)和污染物。
可将该分离表面准备成“可立即外延的(epi-ready)”表面(即可立即接收要外延的元素)，例如使用CMP和/或湿法或干法化学蚀刻(例如通过RIE等离子体)。
我们也可使用选择性去除材料的技术，诸如选择性化学蚀刻。在这方面，我们于是可在剩余结构36中提供用于该选择性材料去除的终止层。可选地，然后可去除该终止层，以获得几乎没有粗糙的具有良好表面质量的最终层状结构10(见图5e)。
参照图5e，根据图1或2中所示的合成结构40，最终结果是根据本发明的合成结构40，该合成结构40包含层状结构10，该层状结构10包含剩余结构36并可能包含绝缘层30。
最后，并且在将剩余层36从施主晶片30转移到支撑晶片20上之后，可在层状结构10上进行单晶上部结构12的晶体生长，以获得图3和4中所示的混合结构50之一。
例1申请人对根据本发明的合成结构进行了对比研究，该合成结构包括由多晶SiC制成的支撑晶片20和层状结构10，该层状结构10包括由<111>硅制成的单晶层11和由SiO2制成的绝缘层13。在该情形中，由多晶SiC制成的支撑晶片20的电阻率大于105Ohm/cm。这些合成结构30是用Smart-Cut_制备的(其主要步骤参照图5a至5e描述)。
申请人进行的对比研究包括当这样的合成结构40支撑着包括工作中的HEMT组件的GaN层时，与相同GaN层的其它类型支撑体相比，模拟该合成结构40的热行为。
本研究的一个目的是了解不同的参数，诸如绝缘层13的厚度、单晶层11的厚度、支撑晶片20的自然特性和HEMT组件耗散的功率，是如何影响GaN层中的温度的。
结果给出在图6和7中。
图6示出依赖于所选择的用于GaN层的支撑体类型，组件处(即，在组件栅极(grid)之下)的估计表面温度Ts(图中已归一化(normalised))。这样-支撑体I由单晶块SiC制成；-支撑体II由多晶块SiC制成，-支撑体III由<111>Si/SiO2/多晶块SiC制成，-支撑体IV是由单晶块<111>Si制成的支撑体。
所有这些支撑体(I、II、III、IV)都具有相同的尺寸。
曲线1(点线)示出施加功率(applied power)为5W/mm的情形，曲线2(虚线)是施加功率为10W/mm的情形，曲线3(连续线)是施加功率为15W/mm的情形，该功率为功率组件所典型消耗的功率。
根据本发明的合成结构40(图中表示为构造III)包含层状结构10，该层状结构10包括由<111>Si制成的2μm厚单晶层和由SiO2制成的1μm厚绝缘层。
该模拟结果显示，根据本发明的合成结构40具有比由单晶块硅制成的支撑体IV的情形大得多的热耗散(20％至30％的级别)，且仅比由单晶块SiC制成的支撑体I的情形小10％至20％的级别(of the order of10 to 20％)，而且与由多晶块SiC制成的支撑体II相比差别甚至更低(依赖于施加到GaN有用层上的功率)。因此，模拟合成结构中的GaN层中的组件的温度增长与在单晶块SiC衬底上所获得的温度增长大致相同。申请人推断这些结果意味着，在环境温度和600°K之间，合成结构的热阻抗低于或等于具有与合成结构40相同尺寸的单晶块SiC晶片的热阻抗的1.3倍。
即使看起来该热阻抗稍高于相当的单晶块SiC的热阻抗或甚至多晶块SiC的热阻抗，但GaN层中具有高功率频率的HEMT晶体管在工作期间仍是令人满意的。
而且，该合成结构40使得可外延高质量的GaN层，不同于由多晶SiC制成的支撑体II。
该合成结构40还在经济方面比由单晶SiC制成的支撑体I更吸引人得多。
图7示出当给GaN层施加不同功率时(显示在横坐标上)其最高温度T(已归一化)的模拟，该GaN有用层已形成在合成结构40上，该合成结构40包含多晶SiC支撑晶片和2μm厚的<111>Si单晶层。该图是该合成结构40包含1μm厚的SiO2绝缘层的情形(曲线4)和其不包括这样的绝缘层的情形(曲线5)之间的对比。
该模拟的结果示出，薄绝缘层(小于1μm厚)不会显著改变合成结构40的热耗散特性(从对于5W/mm的功率为0％的级别至对于15W/mm的功率为5％)。
申请人由此展示了合成结构40可非常好地包含绝缘层13，而不会显著削弱其热耗散特性。
权利要求
1.一种应用于光学、光电子学或电子学的合成结构(40)，所述合成结构(40)包含支撑晶片(20)和由选自单晶材料的材料制成的层(11)和由介电材料制成的层(13)，其特征在于，选择支撑晶片(20)的、由单晶材料制成的层(11)的和介电层(13)的组成材料，并调整每层的厚度，使得在环境温度和600°K之间，合成结构(40)的热阻抗低于或等于具有与合成结构相同尺寸的单晶块SiC晶片的热阻抗的大约1.3倍。
2.如权利要求1所述的合成结构(40)，其特征在于，所述支撑晶片(20)由热阻抗显著低于单晶块硅的热阻抗的材料制成。
3.如前述权利要求所述的合成结构(40)，其特征在于，还选择所述材料具有大于约104ohms.cm的电阻率。
4.如前述两项权利要求之一所述的合成结构(40)，其特征在于，所述支撑晶片(20)由多晶块SiC、多晶块AlN或陶瓷制成。
5.如前述权利要求之一所述的合成结构(40)，其特征在于，对介电材料层(13)的厚度的所述调整使得由介电材料制成的层(13)的厚度小于或等于最大厚度，并且由单晶材料制成的层(11)的厚度大于或等于临界厚度。
6.如前述权利要求之一所述的合成结构(40)，其特征在于，所述介电材料是SiO2和/或Si3N4和/或SixOyNz。
7.如前述两项权利要求所述的合成结构(40)，其特征在于，选择由介电材料制成的层(13)的厚度小于约0.20微米，并且作为由介电材料制成的层(13)的所述厚度的函数而选择由单晶材料制成的层(11)的厚度，使得在环境温度和600°K之间，合成结构(40)的热阻抗低于或等于具有与合成结构相同尺寸的单晶块SiC晶片的热阻抗的大约1.3倍。
8.如前述权利要求所述的合成结构(40)，其特征在于，还选择由介电材料制成的层(13)的厚度大于约0.02微米。
9.如权利要求1至7之一所述的合成结构(40)，其特征在于，由单晶材料(11)制成的层(11)中的材料选自半导体材料，从而能够在其中形成至少一个电子组件。
10.如前述权利要求所述的合成结构(40)，其特征在于，由单晶材料制成的层(11)包含至少一个CMOS型电子组件。
11.如前述两项权利要求之一所述的合成结构(40)，其特征在于，所述单晶材料是Si、SiGe或Ge。
12.如权利要求1至8之一所述的合成结构(40)，其特征在于，选择由单晶材料制成的层(11)中的单晶材料，使得可成功生长单晶氮化物半导体，所述合成结构(40)由此作为用于生长所述氮化物半导体的衬底，并因此具有大于约104ohms.cm的电阻率。
13.如前述权利要求所述的合成结构(40)，其特征在于，所述单晶材料是SiC、<111>Si或GaN。
14.如权利要求7或8结合权利要求11或13所述的合成结构(40)，其特征在于，单晶材料层(11)的厚度大于约0.06微米的临界厚度。
15.如前述权利要求所述的合成结构(40)，其特征在于，还选择单晶材料层(11)的厚度小于约1微米。
16.如权利要求1所述的合成结构(40)，其特征在于-所述支撑晶片(20)由多晶SiC制成；-所述单晶材料层(11)由<111>Si制成且其厚度选择在约0.2微米和约1微米之间，以及-所述介电材料层(13)由SiO2制成且其厚度约为0.20微米。
17.如权利要求1所述的合成结构(40)，其特征在于-所述支撑晶片(20)由多晶SiC制成；-所述单晶材料层(11)由<111>Si制成且其厚度选择在约0.06微米和约1微米之间，以及-所述介电材料层(13)由SiO2制成且其厚度约为0.05微米。
18.一种意在作为晶体生长氮化物半导体的衬底的混合结构(50)，所述混合结构(50)包含根据前述权利要求之一的合成结构(40)和在单晶材料层(11)之上的上部单晶结构(12)，调节形成所述上部结构(12)的材料，以与氮化物半导体层直接形成在由单晶材料制成的层(11)上的情形相比，而改善要形成在所述混合结构(50)上的氮化物半导体层的质量。
19.如前述权利要求所述的混合结构(50)，其特征在于，所述单晶材料层(11)由SiC、<111>Si或GaN制成，并且所述上部结构(12)包含由选自以下合金的材料制成的层AlxInyGa(1-x-y)N、InyGa(1-y)N、AlxGa(1-x)N，其中0≤x≤1且0≤y≤1。
20.如前述权利要求所述的混合结构(50)，其特征在于，选自合金AlxInyGa(1-x-y)N、InyGa(1-y)N、AlxGa(1-x)N，其中0≤x≤1且0≤y≤1，的至少一种合金元素的浓度随厚度逐渐变化。
21.一种应用在HEMTs中的结构，所述结构包含根据权利要求12至17之一的合成结构(40)或根据权利要求18至20之一的混合结构(50)，以及由单晶GaN制成的上外延层。
22.一种从包含单晶材料的施主晶片(30)开始而制备合成结构(40)的工艺，包括以下步骤(a)将支撑晶片(20)键合到所述施主晶片(30)；(b)缩减所述施主晶片(30)从而在支撑晶片(20)上仅留下剩余结构(36)，包括以层的形式的所述单晶材料，所述材料的自然特性和厚度使得由此形成的合成结构(40)的热阻抗在环境温度和600°K之间低于或等于具有与合成结构相同尺寸的单晶块SiC晶片的热阻抗的大约1.3倍。
23.如权利要求22所述的用于制备合成结构(40)的工艺，还包括选择用于支撑晶片(20)的块材料，所述块材料的热阻抗在环境温度和600°K之间显著低于单晶块硅的热阻抗。
24.如前述权利要求所述的用于制备合成结构(40)的工艺，其特征在于，选择所述支撑晶片(20)由多晶块SiC、多晶块AlN或陶瓷制成。
25.如权利要求22至24之一所述的用于制备合成结构(40)的工艺，其特征在于，步骤(a)包括在支撑晶片(20)和施主晶片(30)之间形成由介电材料制成的键合层(13)，使得所述键合层(13)的厚度低于临界厚度，如果高于所述临界厚度，则合成结构(40)的热阻抗在环境温度和600°K之间将不低于或等于具有与合成结构(40)相同尺寸的单晶块SiC晶片的热阻抗的大约1.3倍。
26.如权利要求22至25之一所述的用于制备合成结构(40)的工艺，在步骤(a)之前还包括一个步骤，即在施主晶片(30)的键合表面下预定深度处注入原子种类以在其中形成弱区(35)，并且步骤(b)包括能量输入以在弱区(35)处将剩余结构(36)从施主晶片分离，确定所述注入深度使得弱区(35)和键合表面一起定义所述剩余结构(36)。
27.如权利要求22至25之一所述的用于制备合成结构(40)的工艺，其特征在于，通过能减小施主晶片(30)厚度的机械和/或化学方式来进行步骤(b)。
28.如权利要求22至27之一所述的用于制备合成结构(40)的工艺，其特征在于，所述施主晶片由单晶块材料制成，且实施步骤(b)使得仅保留所述施主晶片的一层，选择所述施主晶片的一层的厚度，使得形成的合成结构(40)的热阻抗在环境温度和600°K之间低于或等于具有与合成结构相同尺寸的单晶块SiC晶片的热阻抗的大约1.3倍。
29.如前述权利要求所述的用于制备合成结构(40)的工艺，其特征在于，所述施主晶片由单晶块Si或单晶块Ge制成。
30.如权利要求28所述的用于制备合成结构(40)的工艺，其特征在于，所述施主晶片由单晶块SiC制成。
31.如权利要求22至27之一所述的用于制备合成结构(40)的工艺，其特征在于，所述施主晶片(30)初始包含所述由单晶材料制成的层(11)和适应性生长衬底，并且所述工艺在步骤(a)之前还包括形成施主晶片(30)的步骤，所述形成施主晶片(30)的步骤包括在所述适应性生长衬底上晶体生长由单晶材料制成的层(11)。
32.如前述权利要求所述的用于制备合成结构(40)的工艺，其特征在于，所述生长衬底包含块Si或块Ge和由SiGe制成的缓冲层，并且由单晶材料制成的层(11)为<100>Si或SiGe。
33.如权利要求31所述的用于制备合成结构(40)的工艺，其特征在于，所述生长衬底包括块蓝宝石(Al2O3)、单晶块SiC、块ZnO或块<111>Si，并且由单晶材料制成的层(11)是由SiC、<111>Si、GaN、AlN、InN、AlxInyGa(1-x-y)N、InyGa(1-y)N、AlxGa1-xN制成的，其中0≤x≤1且0≤y≤1。
34.一种用于制备混合结构(50)的工艺，所述工艺包括根据如权利要求22至33之一所述的用于制备合成结构(40)的工艺而生产合成结构(40)，还包括在由单晶材料制成的层(11)上晶体生长上部单晶结构(12)，使得上部结构(12)的构造和其组成材料可使氮化物半导体层的质量比如果直接在由单晶材料制成的层(11)上制备氮化物半导体更好。
35.如前述权利要求所述的用于制备混合结构(50)的工艺，其特征在于，所述上部结构(12)包含选自以下合金的层AlxInyGa(1-x-y)N、InyGa(1-y)N、AlxGa(1-x)N，其中0≤x≤1且0≤y≤1。
36.根据前述两项权利要求之一所述的用于制备混合结构(50)的工艺，其特征在于，所述上部结构(12)包含选自以下合金的层AlxInyGa(1-x-y)N、InyG(1-y)N、AlxGa(1-x)N，其中0≤x≤1且0≤y≤1，所选合金中的至少一种元素的浓度随厚度逐渐变化。
全文摘要
本发明公开了一种应用于光学、光电子学或电子学的合成结构(40)，该合成结构(40)包含支撑晶片(20)、由选自单晶材料的材料制成的层和由介电材料制成的层(13)，其特征在于，选择支撑晶片(20)的制备材料、由单晶材料制成的层(11)和介电层(13)，并调整每层的厚度，使得在环境温度和600°K之间，合成结构(40)的热阻抗低于或等于具有与合成结构相同尺寸的单晶块SiC晶片的热阻抗的大约1.3倍。本发明还涉及用于制备该合成结构(40)的工艺。
文档编号H01L21/00GK1779950SQ20051011725
公开日2006年5月31日 申请日期2005年10月31日 优先权日2004年10月29日
发明者A·布萨戈尔, B·富尔 申请人:S.O.I.Tec绝缘体上硅技术公司