专利名称：增强－耗尽场效应晶体管结构及其制造方法
技术领域：
本发明涉及制造增强-耗尽类型的晶体管结构的方法、这样制成的晶体管结构且特别地涉及高电子迁移率(HEMT)结构。
增强-耗尽技术将增强型异质结构场效应晶体管(H-FET)与耗尽型异质结构绝缘栅H-FET组合在同一基片上。该技术特别地应用于高电子迁移率(HEMT)FET，包括变形HEMT(MHEMT)或假晶HEMT(PHEMT)。在HEMT中，电荷从电荷施主层传递到未掺杂沟道层。在PHEMT中，一个或多个层具有不同于其他层的晶格常数，导致应变，这改进了一些器件特性。
在这样的结构中紧密控制阈值电压是重要的，且蚀刻停止层可以用来控制蚀刻以实现这样的紧密控制。
特别地，在GaAs/AlGaAs/InGaAs/GaAs PHEMT结构中，AlGaAs肖特基层可用作基于氯气的干蚀刻的蚀刻停止层，以获得很好地控制的耗尽HEMT，且因此在耗尽HEMT内获得很好地控制的阈值电压。
EP119089中建议了替代结构。在此构造中，形成了具有增强FET和耗尽FET的ED-HEMT。未掺杂的GaAs层形成在半绝缘基片上，N型AlGaAs层形成在未掺杂的GaAs层上方，随后是第一GaAs层、AlGaAs层和第二GaAs层。AlGaAs层在大体上用于形成耗尽型FET的栅的位置处蚀刻第二GaAs层的步骤期间用作蚀刻停止层。
此结构的能带图在图5中示出。
不幸地的是，此结构包括耗尽型FET的栅下方的第一GaAs层，与仅使用AlGaAs的常规结构相比它是额外的层。发明人已认识到此额外的层代表了在整个器件的传导带内的深的势阱，这引起了高的泄漏电流和低的击穿电压。此外，在正栅电压下，GaAs层可能不是耗尽的，因此降低了器件的性能。
US5,739,557描述了类似的解决方法，它使用了活性层上方的GaAs/AlAs/GaAs/AlAs结构。AlAs层用作蚀刻停止层。
因此，存在对用于实现良好的静态和动态性能的ED-HEMT的制造技术的需求。
根据本发明，提供了用于制造n型或p型增强-耗尽场效应晶体管结构的方法，增强-耗尽场效应晶体管结构在增强区域内具有增强场效应晶体管且在耗尽区域内具有耗尽场效应晶体管，方法包括如下步骤在基片上形成半导体沟道层；在半导体沟道层上形成半导体的第一肖特基层；在第一肖特基层上形成半导体的第二肖特基层；在第二肖特基层上方形成帽层；在耗尽区域内使用第二肖特基层作为蚀刻停止层蚀刻帽层内的耗尽栅开口，且在耗尽栅开口内在第二肖特基层上形成耗尽栅(24)；和在场效应晶体管的增强区域内使用第一肖特基层作为蚀刻停止层通过帽层和第二肖特基层蚀刻增强栅开口，且在增强栅开口内在第一肖特基层上形成增强栅，其中第一肖特基层是第一半导体材料的单一的层，第二肖特基层是第二半导体材料的单一的层，第二半导体材料不同于第一半导体材料且相对于第一半导体材料可选择性地蚀刻，使得在增强区域内的蚀刻步骤可以使用第一肖特基层作为蚀刻停止层，且其中在第一和第二半导体材料中的传导带不连续性不超过0.5eV。
通过使用单一的层作为第一和第二肖特基层使得处理尽可能简单。
在第二方面中提供了制造n型或p型增强-耗尽场效应晶体管结构的方法，增强-耗尽场效应晶体管结构在增强区域内具有增强场效应晶体管且在耗尽区域内具有耗尽场效应晶体管，方法包括如下步骤在基片上形成半导体沟道层；在半导体沟道层上形成包括第一半导体材料的第一半导体肖特基层；在第一肖特基层上形成包括第二半导体材料的第二肖特基层，其中第二半导体材料具有与第一半导体材料的小于0.5V的传导带不连续性；在第二肖特基层上方形成帽层；在耗尽区域内使用第二肖特基层作为蚀刻停止层蚀刻帽层内的耗尽栅开口，且在耗尽栅开口内在第二肖特基层上形成耗尽栅；和在场效应晶体管的增强区域内使用第一肖特基层作为蚀刻停止层通过帽层和第二肖特基层蚀刻增强栅开口，且在增强栅开口内在第一肖特基层上形成增强栅，其中第一和第二肖特基层由第一和第二半导体材料形成，第一和第二半导体材料的一个是InGaAs或AlGaAs(优选地带有不高于35％的Al含量)，且第一和第二半导体材料的另一个是GaInP。
这些材料的选择允许了高质量的欧姆接触而带有降低的串联电阻，且特别地它们允许了因此形成的结构的高的温度可靠性。这样的问题特别地当使用例如AlAs的带有高的Al浓度的材料时出现。在这样的情况中可能发生的另一个问题是侧向氧化。
第一层和第二层的一个可以完全地由第一材料形成，且第一层和第二层的另一个可以完全地由第二半导体材料形成。
替代地，第一肖特基层可以包括第一半导体材料的层和作为蚀刻停止层的在第一半导体材料的层上方的第二半导体材料的层，且第二肖特基层包括第一半导体材料的层和作为蚀刻停止层的在第一半导体材料的层上方的第二半导体材料的层。
耗尽FET阈值电压由第一和第二肖特基层的全部厚度确定，而增强FET阈值电压仅由第一层的厚度确定。
带有与第一层的低传导带不连续性的第二层的使用导致了高度可控的过程，其结果是良好性能的D-HEMT。优选地，阶跃在0.3V以下，进一步优选地在0.1V以下。
在优选的实施例中，肖特基层自身用作蚀刻停止层的使用避免了对降低了器件的性能的多余的层的需要。此外，如果需引入附加的蚀刻停止层，则这将增加器件的制造复杂性，且根据本发明的方法避免了对这样的附加的层的需要。
肖特基层优选地包括带有高于1V的能带隙的层，进一步优选地高于1.5V。
晶体管优选地包括第一肖特基层内的薄的掺杂层，用于提供高的电子迁移沟道。薄的掺杂层可以是德尔塔掺杂层。
用于第一和第二肖特基层的材料的优选的选择是GaInP和AlGaAs，它们都具有足够高的能带隙且给出在传导带中的低的阶跃。
第一肖特基层可以是GaInP且第二肖特基层可以是AlGaAs，或反之。
替代地，第一肖特基层可以是InGaAs且第二肖特基层可以是GaInP，或反之。这样的材料选择有益地避免了铝。
如将认识到，蚀刻步骤的一个使用InGaAs作为蚀刻停止层且蚀刻步骤的一个使用GaInP作为蚀刻停止层。
使用GaInP作为蚀刻停止层的蚀刻步骤可以使用包括氢氧化铵和过氧化氢的蚀刻剂。
使用AlGaAs作为蚀刻停止层的蚀刻步骤可以使用湿蚀刻或基于氯的干蚀刻。
沟道层可以是InGaAs。
帽层可以是GaAs。
第一肖特基层可以在第一半导体材料层上包括蚀刻停止层，且第二肖特基层可以在第二半导体材料层上包括蚀刻停止层。
在另一个方面中，本发明涉及增强-耗尽场效应晶体管结构，增强-耗尽场效应晶体管结构在增强区域内具有增强场效应晶体管且在耗尽区域内具有耗尽场效应晶体管，增强-耗尽场效应晶体管结构包括在基片上的半导体沟道层；在半导体沟道层上的包括第一半导体材料的第一肖特基层；在第一肖特基层上的包括第二半导体材料的第二肖特基层，第一和第二材料具有至少0.5V的能带隙；其中第二半导体材料具有与第一半导体材料的不大于0.5eV的传导带不连续性；在第二肖特基层上方的帽层；在耗尽区域内通过帽层延伸到第二肖特基层的耗尽触点开口和在耗尽触点开口内到第二肖特基层的耗尽触点；和通过帽层和第二肖特基层延伸到第一肖特基层的增强触点开口和在增强触点开口内到第一肖特基层的增强触点；其中第一肖特基层是第一半导体材料的单一的层，第二肖特基层是第二半导体材料的单一的层，第二半导体材料不同于第一材料且相对于第一材料可选择性地蚀刻，且其中在第一和第二肖特基层材料中的传导带不连续性不超过0.5eV。
在另一个方面中，本发明涉及增强-耗尽场效应晶体管结构，增强-耗尽场效应晶体管结构在增强区域内具有增强场效应晶体管且在耗尽区域内具有耗尽场效应晶体管，增强-耗尽场效应晶体管结构包括在基片上的半导体沟道层；在半导体沟道层上的包括第一半导体材料的第一肖特基层；在第一肖特基层上的包括第二半导体材料的第二肖特基层，第一和第二材料具有至少0.5V的能带隙；其中第二半导体材料具有与第一半导体材料的不大于0.5eV的传导带不连续性；在第二肖特基层上方的帽层；在耗尽区域内通过帽层延伸到第二肖特基层的耗尽触点开口和在耗尽触点开口内到第二肖特基层的耗尽触点；和通过帽层和第二肖特基层延伸到第一肖特基层的增强触点开口和在增强触点开口内到第一肖特基层的增强触点；其中第一和第二肖特基层由第一和第二半导体材料形成，第一和第二半导体材料的一个是InGaAs或AlGaAs，且第一和第二半导体材料的另一个是GaInP。
为更好地理解本发明，将参考附图描述实施例，其中
图1是用在本发明的第一实施例中的半导体层的截面视图；图2是本发明的第一实施例的截面视图；图3是本发明的第一实施例的能带图；图4是本发明的第二实施例的能带图；图5是现有技术构造的能带图；图6是本发明的第三实施例中的半导体层的截面视图；图7是制造根据第三实施例的半导体器件的中间阶段的截面视图；和图8是本发明的第三实施例的截面视图。
参考图1，半绝缘的GaAs基片2具有在其上形成到厚度为大约50nm的GaAs缓冲层4。
然后，未掺杂的In0.22Ga0.78As的沟道层6在缓冲层4上形成到厚度为大约10nm。
两个肖特基层然后形成在缓冲层上。首先是Al0.22Ga0.78As的第一肖特基层8，它除薄的掺杂层或δ掺杂层10外大部分未掺杂，层10是高度地掺杂有Si的且形成在第一肖特基层8内与沟道层分开。在薄的掺杂层10和沟道层6之间的第一肖特基层8的部分组成了薄间隔层9。第一肖特基层的总厚度大约为23nm。
第二肖特基层12大约是7.5nm的未掺杂Ga0.51In0.49P。该层之后是厚度为55nm的GaAs的帽层14。GaAs帽层是重掺杂n+的。
AlGaAs的晶格常数与GaAs略微失配，且InGaAs沟道具有与GaAs显著的失配，从而在沟道层内产生了应变。因此描述的晶体管结构是PHEMT。
本领域技术人员将认识到，层的特定组成可以如需要而变化，如不同层的特定厚度可以变化。特别地，通过变化层的厚度和组成，可以变化应变的量。被描述为未掺杂的层在实践中可以轻微掺杂。
然后形成增强和耗尽层FET的栅，如现在将参考图2描述。增强FET形成在增强FET区域16内，且耗尽FET形成在耗尽FET区域18内。
在优选实施例中，第一图案形成步骤用于在耗尽FET和增强FET中限定栅。此步骤可以是使用例如电子束光刻的精细(高分辩率)图案形成步骤。然后使用GaInP第二肖特基层作为蚀刻停止层来蚀刻帽层，以限定用于增强FET和耗尽FET的开口。然后，使用保护层来保护耗尽FET。此层的图案形成可以是粗略的。然后，使用第一肖特基层8作为蚀刻停止层来蚀刻第二肖特基层，例如使用基于氯的干蚀刻。以此方式，仅要求单一的高分辩率图案形成步骤。
使用GaInP第二肖特基层作为蚀刻停止层的第一蚀刻步骤可以由使用氢氧化铵和过氧化氢(NH4OH-H2O2)的混合物的湿蚀刻实现。使用GaInP第一肖特基层8作为蚀刻停止层的第二蚀刻可以使用基于氯的干蚀刻完成。
然后，栅形成在栅开口20、22内，从而在耗尽栅开口20内形成耗尽栅24，且在增强栅开口22内形成增强栅26。
然后以本领域中熟知的方式完成器件，因此不进一步描述该方式。
在图3中示出了耗尽区域18的能带图。注意到在第一肖特基层12和第二肖特基层14之间的低的传导带不连续性。这应与EP119089的现有技术的结构中的大的不连续性相比较，且特别地与图5中的能带图相比较。
德尔塔掺杂10在处于沟道层6和第一肖特基层10之间的异质结构界面处提供了沟道区域，如从图2可见，其中仅在此区域内0V费米能级在传导带边缘上方。沟道区域可以具有高迁移率，使得晶体管是HEMT。
因此，本发明提供了避免了现有技术的缺点的结构，且特别地避免了在图5的现有技术中对于一些栅电压值GaAs阱能变成非耗尽的风险。也降低了泄漏电流。这通过使用简单的制造方法来实现，该方法允许在增强型和耗尽型晶体管中精确地控制阈值电压。
第一实施例具有的优点是简单且不要求除第一和第二材料的第一和第二肖特基层外的附加层。这样，此实施例使用了对标准过程的较小的变化而提供了在时间和制造成本上的主要的收益。
本发明的第二实施例的能带图在图4中示出，第二实施例使用了除以下将描述的外相同的方法和层。
在第二实施例中，第一肖特基层8是GaInP且第二肖特基层10是AlGaAs。因此，使用氢氧化铵和过氧化氢的混合物(NH4OH-H2O2)的湿蚀刻用于形成增强栅开口22，且基于氯的干蚀刻用于形成耗尽栅开口20。
对能带图的检查显示了在传导带中相同的低的不连续性和与第一实施例相同的益处。
现在将参考图6至图8描述第三实施例。
在第三实施例中，第一和第二肖特基层不由单一的半导体材料的单一的层形成，而是包括多层。在描述的特定的实施例中，第一肖特基层8包括第一能带隙层66和第一蚀刻停止层60。第二肖特基层12包括第二能带隙层68和在第二能带隙层68顶上的第二蚀刻停止层62。帽层14因此在第二蚀刻停止层62顶上，如在图6中图示。
在此构造中，蚀刻停止层62、60可以是InGaP层，且第一材料层8和第二材料层12可以都是AlGaAs层。
在替代实施例中，可以进行其他选择，例如使得蚀刻停止层62、60是AlGaAs且第一材料层8和第二材料层12是InGaP。材料需要具有蚀刻选择性以及传导带的小的不连续性，以避免差的晶体管性能。
进一步地，通过避免使用AlAs，可以避免以上提及的对于此材料的问题。
层的处理以与第一实施例类似的方式进行。
在形成层后，使用电子束或光刻为耗尽FET18和增强FET16的栅形成栅图案。
然后，帽层14选择地向下蚀刻到第二肖特基层12的顶上，即第二蚀刻停止层62的顶上。
保护层64(图7)用于覆盖耗尽HEMT18。保护层64的图案形成不需要是精细的。
然后，第二蚀刻停止层62和第二能带隙层68向下蚀刻到第一蚀刻停止层。保护层64被移除。
然后，蚀刻停止层60和62在它们在栅开口内暴露处被蚀刻去掉。
栅24、26然后分别形成在耗尽FET的第一肖特基层8和增强FET的第二肖特基层10上。然后进行剥离处理以实现在图8中示出的器件。
此解决方法的优点是就在沉积栅之前将蚀刻停止层60、62从肖特基层8和12去除。蚀刻停止层60、62因此用作保护层。肖特基层8、12可以以此方式具有与栅24、26形成良好的势垒的清洁的表面。如果需要，可以就在形成栅之前提供附加的清洁步骤，以保证清洁的表面。因此，第三实施例允许了对于FET18和FET16的改进的肖特基势垒，特别地改进了器件的一致性。作为对比，在第一和第二实施例中，一些残留的光致抗蚀剂可能留在表面处。
本领域技术人员知道半导体处理领域中的其他合适的材料和蚀刻剂，且如需要可使用这样的其他的材料和蚀刻剂。特别地，本发明不限制于以上描述的GaAs基片或特定的半导体和蚀刻剂。
权利要求
1.一种制造增强-耗尽场效应晶体管结构的方法，该增强-耗尽场效应晶体管结构在增强区域(16)内具有增强场效应晶体管且在耗尽区域(18)内具有耗尽场效应晶体管，该方法包括如下步骤在基片(2)上形成半导体沟道层(6)；在半导体沟道层上形成半导体的第一肖特基层(8)；在第一肖特基层上形成半导体的第二肖特基层(12)；在第二肖特基层上方形成帽层(14)；在耗尽区域(18)内使用第二肖特基层结构(12)作为蚀刻停止层蚀刻帽层内的耗尽栅开口(20)，且在耗尽栅开口(20)内在第二肖特基层(12)上形成耗尽栅(24)；和在场效应晶体管的增强区域(16)内使用第一肖特基层(8)作为蚀刻停止层通过帽层(14)和第二肖特基层(12)蚀刻增强栅开口(22)，且在增强栅开口(22)内在第一肖特基层上形成增强栅(26)，其中，第一肖特基层(8)是第一半导体材料的单一的层，第二肖特基层(12)是第二半导体材料的单一的层，第二半导体材料不同于第一半导体材料且相对于第一半导体材料可选择性地蚀刻，使得在增强区域(16)内的蚀刻步骤可以使用第一肖特基层(8)作为蚀刻停止层，且其中在第一和第二肖特基层材料中的传导带不连续性不超过0.5eV。
2.根据权利要求1所述的方法，进一步包括在增强和耗尽区域(18，16)内在单一的图案形成步骤中限定栅开口(20，22)。
3.根据权利要求2所述的方法，其中蚀刻步骤以如下次序包括使用第二肖特基层(12)作为蚀刻停止层在耗尽区域(18)和增强区域(16)内通过帽层(14)蚀刻栅开口(20，22)；以保护膜(64)覆盖耗尽区域(18)；在场效应晶体管的增强区域(16)内使用第一肖特基层(8)作为蚀刻停止层通过帽层(14)和第二肖特基层(12)蚀刻增强栅开口(22)；和在耗尽栅开口(20)内在第二肖特基层(12)上形成耗尽栅(24)；且在增强栅开口(22)内在第一肖特基层(8)上形成增强栅(26)。
4.一种制造增强-耗尽场效应晶体管结构的方法，该增强-耗尽场效应晶体管结构在增强区域(16)内具有增强场效应晶体管且在耗尽区域(18)内具有耗尽场效应晶体管，该方法包括如下步骤在基片(2)上形成半导体沟道层(6)；在半导体沟道层上形成第一半导体肖特基层结构(8)；在第一肖特基层结构上形成半导体第二肖特基层结构(12)，其中在第一和第二肖特基层结构中的传导带不连续性不超过0.5eV；在第二肖特基层上方形成帽层(14)；在耗尽区域(18)内使用第二肖特基层结构(12)作为蚀刻停止层蚀刻帽层内的耗尽栅开口(20)，且在耗尽栅开口(20)内在第二肖特基层结构(12)上形成耗尽栅(24)；和在场效应晶体管的增强区域(16)内使用第一肖特基层结构(8)作为蚀刻停止层通过帽层(14)和第二肖特基层结构(12)蚀刻增强栅开口(22)，且在增强栅开口(22)内在第一肖特基层上形成增强栅(26)；其中第一和第二肖特基层由第一和第二半导体材料形成，第一和第二半导体材料中的一种是InGaAs或AlGaAs，且第一和第二半导体材料中的另一种是GaInP。
5.根据权利要求4所述的方法，其中第一肖特基层包括第一半导体材料(66)的层和作为蚀刻停止层(60)的在第一半导体材料的层上方的第二半导体材料的层(62)，且第二肖特基层包括第一半导体材料的层和作为蚀刻停止层(62)的在第一半导体材料的层上方的第二半导体材料的层(62)。
6.根据任何前述权利要求所述的方法，进一步包括在第一肖特基层(8)内用于提供载体的薄掺杂层(10)，以在沟道层(6)和第一肖特基层(8)之间的边界处形成沟道。
7.根据任何前述权利要求所述的方法，其中第一半导体材料和第二半导体材料分别是GaInP和AlGaAs。
8.根据权利要求1至6的任何项所述的方法，其中第一半导体材料是GaInP且第二半导体材料是InGaAs。
9.根据权利要求1至6的任何项所述的方法，其中第一半导体材料是InGaAs且第二半导体材料是GaInP。
10.根据权利要求7、8或9所述的方法，其中使用GaInP作为蚀刻停止层的蚀刻步骤使用包括氢氧化铵和过氧化氢的蚀刻剂。
11.根据权利要求7或从属于权利要求8的权利要求10所述的方法，其中使用AlGaAs作为蚀刻停止层的蚀刻步骤使用湿蚀刻或基于氯的干蚀刻。
12.根据任何前述权利要求所述的方法，其中沟道层(6)是InGaAs。
13.根据任何前述权利要求所述的方法，其中帽层(14)是GaAs。
14.一种增强-耗尽场效应晶体管结构，该增强-耗尽场效应晶体管结构在增强区域(16)内具有增强场效应晶体管且在耗尽区域(18)内具有耗尽场效应晶体管，该增强-耗尽场效应晶体管结构包括在基片(2)上的半导体沟道层(6)；在半导体沟道层(6)上的包括第一半导体材料的第一肖特基层(8)；在第一肖特基层(8)上的包括第二半导体材料的第二肖特基层(12)，第一和第二材料具有至少0.5V的能带隙；其中第二半导体材料具有与第一半导体材料的不大于0.5eV的传导带不连续性；在第二肖特基层(12)上方的帽层(14)；在耗尽区域(18)内通过帽层(14)延伸到第二肖特基层(12)的耗尽触点开口(20)和在耗尽触点开口(20)内到第二肖特基层(12)的耗尽触点(24)；和通过帽层(14)和第二肖特基层(12)延伸到第一肖特基层(8)的增强触点开口(22)和在增强触点开口(22)内到第一肖特基层(8)的增强触点(26)；其中第一肖特基层(8)是第一半导体材料的单一的层，第二肖特基层(12)是第二半导体材料的单一的层，第二半导体材料不同于第一半导体材料且相对于第一半导体材料可选择性地蚀刻，且其中在第一和第二肖特基层材料中的传导带不连续性不超过0.5eV。
15.一种增强-耗尽场效应晶体管结构，该增强-耗尽场效应晶体管结构在增强区域(16)内具有增强场效应晶体管且在耗尽区域(18)内具有耗尽场效应晶体管，该增强-耗尽场效应晶体管结构包括在耗尽区域(18)内的场效应晶体管，包括在基片(2)上的半导体沟道层(6)；在半导体沟道层(6)上的包括第一半导体材料的第一肖特基层(8)；在第一肖特基层(8)上的包括第二半导体材料的第二肖特基层(12)，第一和第二材料具有至少0.5V的能带隙；其中第二半导体材料具有与第一半导体材料的不大于0.5eV的传导带不连续性；在第二肖特基层(12)上方的帽层(14)；在耗尽区域(18)内通过帽层(14)延伸到第二肖特基层(12)的耗尽触点开口(20)和在耗尽触点开口(20)内到第二肖特基层(12)的耗尽触点(24)；和通过帽层(14)和第二肖特基层(12)延伸到第一肖特基层(8)的增强触点开口(22)和在增强触点开口(22)内到第一肖特基层(8)的增强触点(26)；其中第一和第二肖特基层(8，12)由第一和第二半导体材料形成，第一和第二半导体材料的一种是InGaAs或AlGaAs，且第一和第二半导体材料的另一种是GaInP，其中第一和第二肖特基层(8，12)由第一和第二半导体材料形成，第一和第二半导体材料的一种是InGaAs或AlGaAs，且第一和第二半导体材料的另一种是GaInP。
16.根据权利要求15所述的半导体器件，其中第一和第二半导体层每个是单一的层。
17.根据权利要求15所述的半导体器件，其中第一肖特基层包括第一半导体材料的层(66)和作为蚀刻停止层(60)的在第一半导体材料的层上方的第二半导体材料的层(62)，且第二肖特基层包括第一半导体材料的层和作为蚀刻停止层(62)的在第一半导体材料的层上方的第二半导体材料的层(62)。
全文摘要
本发明涉及带有增强型晶体管和耗尽型晶体管的晶体管结构。为允许良好地控制两个晶体管的制造，使用了分别由第一和第二半导体材料制成的第一肖特基层(10)和第二肖特基层(12)。第一和第二半导体材料具有至少0.5V的能带隙。对于n型晶体管，第二肖特基层具有与第一肖特基层的低的传导带不连续性。在用于制成晶体管的方法中第一和第二肖特基层用作蚀刻停止层。晶体管优选地是HEMT。
文档编号H01L27/085GK101027776SQ200580032251
公开日2007年8月29日 申请日期2005年9月22日 优先权日2004年9月24日
发明者P·M·M·鲍德特, H·马赫 申请人:皇家飞利浦电子股份有限公司