专利名称：通过使用倾斜掺杂物注入凹入源极/漏极区的倒掺杂阱工程改进mos器件的短沟道效应的制作方法
领域本发明的实施例涉及半导体器件的制造，尤其涉及改进MOS器件中的短沟道效应的方法以及根据这些方法制造的MOS器件。
背景常规上，减轻MOS器件中非期望的短沟道效应已经通过使用增加MOS阱内的掺杂量以在器件工作时维持更小的栅极长度的光晕(halo)注入来实现。光晕注入导致阱的不均匀掺杂，即围绕MOS栅极边缘更高的掺杂。光晕注入会增强阱浓度，这样就使源极/阱和漏极/阱结相对远离栅极边缘而位移，从而允许当栅极长度减小时对漏电流更容易的控制。涉及光晕注入的现有技术方法的缺点是会导致载流子迁移率的劣化，从而影响MOS器件的驱动电流。
附图简述本发明的实施例在相同标号指示类似元件的各附中以示例性而非限制性的方式示出，并且在附图中
图1a是部分基于标准CMOS流程直到间隔成型而制造的晶体管结构的示意性横截面侧视图；图1b是图1a中被部分制造的晶体管结构的示意性横截面侧视图，在其中显示出根据本发明一个实施例的底切凹槽；图1c是图1b中被部分制造的晶体管结构的示意性横截面侧视图，在其中示出了根据本发明一个实施例该结构经受倾斜角注入；图1d是图1c中被部分制造的晶体管结构的示意性横截面侧视图，在其中显示出在根据本发明一个实施例被部分制造的晶体管结构的栅电极之下的光晕注入区；图2是根据本发明一个实施例提供MOS器件内倒掺杂阱剖面的方法的流程图；图3a是显示出根据本发明一个实施例的底切凹槽且在倾斜角注入前的被部分制造的晶体管结构的一部分的横截面侧视图；图3b是图3a中被部分制造的晶体管结构的一部分的横截面侧视图，在其中显示出根据本发明一个实施例的倒掺杂阱剖面；图4是绘制出用于图3a和3b的被部分制造的晶体管结构的倾斜角注入前后的掺杂物浓度相对于深度之间的关系的曲线图；图5是绘制出对于现有技术的MOS器件和对于根据本发明一个实施例制造的MOS器件的给定漏电流目标的阈值电压相对于栅极长度之间关系的曲线图；以及图6是描绘了结合有根据本发明实施例制造的MOS器件的系统的示意性框图。
详细描述此处公开了一种在MOS器件中提供光晕注入区的方法、一种显示出光晕注入区的MOS器件以及一种结合了显示出光晕注入区的MOS器件的系统。本发明的实施例有利地允许制造与现有技术的MOS器件相比显示出改进的短沟道效应的MOS器件，诸如亚100纳米MOS器件。
将使用通常由本领域普通技术人员用来将他们的工作实质传达给本领域其他普通技术人员的术语来描述说明性实施例的各个方面。然而，本领域普通技术人员显而易见的是仅用所述方面的某一些就能实践本发明的实施例。出于解释的目的，将阐明特定的数目和配置以提供对说明性实施例的全面理解。然而本领域普通技术人员显而易见的是无需在此提供的具体细节也能实践本发明的实施例。在其它实例中省略或简化了公知的特征以免淡化说明性实施例的主旨。
各种操作将以最有利于理解本发明实施例的方式依次被描述为多个离散操作，然而描述的次序不应被解释为暗示这些操作必须是依赖次序的。更具体地，这些操作无需以陈述的次序来执行。
重复使用短语“实施例”。该短语虽然可以但通常并不是指相同的实施例。除非在上下文中指明，否则术语“包含”、“具有”和“包括”是同义词。
图1a至1d根据本发明一个实施例以示例性的方式示出了在MOS器件的各制造阶段内的晶体管结构。
在图1a中示出了处于制造的最初阶段的被部分制造的晶体管结构10，其中晶体管结构10包括置于半导体衬底14的表面上的栅电极12，而在衬底14中已形成了在图中被标记为“ST”的浅绝缘槽。“被部分制造的晶体管结构”在该描述的上下文中指的是处于中间制造阶段的晶体管结构，它至少具有包括栅电极隔片的栅电极、具有被掺杂以限定置于栅电极之下的n-阱或p-阱的衬底，以及源极/漏极延展。回到对图1a的参考，在衬底上在栅电极12的每一侧上都设有源极/漏极或S/D区20。S/D区对应于将最终沉积凸起的S/D结构的区域。衬底14可以是其中所制造的MOS器件是PMOS器件的起始p-型Si衬底上或者是其中所制造的MOS器件是NMOS器件的起始n-型Si衬底上的测试芯片的一部分。图1a示出了在通过限定隔片18的标准CMOS流程之后被部分制造的晶体管结构10。
接着参考图1b，根据本发明的实施例示出了被部分制造的晶体管结构10处于其中已经选择性地去除了先前在图1a中示出的S/D区20的中间制造阶段，而该去除在本领域普通技术人员具备的知识范围内。根据本发明实施例的一个关键特征是扩展蚀刻区使其足够接近栅极的边缘，从而能够使用更低的能量在沟道之下注入掺杂物以获取倒掺杂阱(retrograde well)。对S/D区20的选择性去除导致了底切凹槽22的形成。在紧接的描述中，“底切凹槽”指同时在与衬底表面正交的方向上(对应于凹槽的深度)以及在与衬底表面平行的方向上(对应于凹槽底切的宽度)延伸并且延伸到隔片之下的凹槽。根据本发明的实施例，S/D区的选择性去除的范围可以对应于范围在约10nm至约150nm之间，优选地在约60nm至约90nm之间的去除深度22’以及范围在0至约40nm之间，优选地在约20nm至约25nm之间的底切宽度22”。根据本发明的实施例，凹槽无需限定在示例性附图1b至1d中示出的形状。本发明实施例的范围中包括形成如上所述限定了深度和底切宽度的任何形状的凹槽。优选地，根据本发明的实施例，可以通过使用任何公知的蚀刻技术，诸如SF6、NF3、C12、湿法蚀刻或者本领域普通技术人员知识范围内的其他类型的蚀刻技术来进行对S/D区20的选择性去除。对不同常规蚀刻技术的选择受到期望的凹槽形状的支配，并且就凹槽形状将调整倾斜注入的掺杂物如何在硅中分布这一方面来说会影响(虽然只是小程度地影响)MOS性能。
如图1c所示，根据本发明的实施例，示出了被部分制造的晶体管结构10处于随后的中间制造阶段。更具体地，图1c示出了与阱掺杂物(即，n-型或p-型)同型的掺杂物朝向凹槽22的倾斜角注入24，从而在凹槽22之间的栅电极之下形成局部光晕注入区26。“在栅电极之下”在本发明实施例的上下文中指的是至少部分在栅电极之下的位置。“在凹槽之间”在本发明实施例的上下文中指的是至少部分位于凹槽之间的位置。可以使用常规的倾斜角注入技术来执行根据本发明实施例的倾斜角注入24。此外，根据本发明的实施例，适于倾斜角注入的倾斜角α(相对于与衬底表面正交且在图1c中由点划线Z-Z描绘的轴测得)的范围可以包括在约20度和约50度之间，优选地在约30度和约40度之间的角度。用于根据本发明实施例的倾斜角注入的掺杂物取决于所制造的MOS器件的类型例如可以包括诸如砷、磷或锑等n-型掺杂物，或者诸如硼或铟等p-型掺杂物。根据本发明的实施例，用于倾斜角注入24的物质可与用于注入晶体管器件10的阱的掺杂物相同，或者可选地，它们可以包括其他物质，例如Ge、F或C。Ge、F和C位于元素周期表的第IV列，因而无法用作阱的掺杂。然而，已知Ge、F和C会抑制其他物质的扩散，诸如抑制硼或铟从凸起的S/D区扩散到硅中。于是，可以根据本发明的实施例使用Ge、F和C或者类似的物质来防止S/D区的物质注入溢出器件。即，Ge、F、C或类似物质防止S/D区的掺杂物扩散至将S/阱和D/阱结推至远离器件中间部分的区域的程度。根据一个实施例，光晕注入区26可以通过用剂量范围在约1×1013原子/cm3至约5×1014原子/cm3之间，优选地在约2×1013原子/cm3至约5×1013原子/cm3之间的掺杂物的倾斜角注入来形成。可以在栅电极12之下预定的期望预定深度26’处注入光晕注入区26。根据本发明实施例，期望深度26’范围可以在约10nm至约60nm之间，并且还可使用范围在约5keV至约60keV之间的注入能量而进一步完成。对于根据本发明实施例的倾斜角注入而言，必须注意，如果倾斜角较大(例如，大于约40度)并且MOS器件的相邻部件之间的间隔较小(例如，约100nm)，则可能存在栅极的阴影问题。
接着参考图1d，根据本发明的实施例，在凹槽22内形成深度30’高度30”的凸起的S/D结构30，从而基本上填满了凹槽22。根据本发明的实施例，凸起的S/D结构的厚度，即深度30’和高度30”之和的范围可以在约40nm至约300nm之间。该凸起的S/D结构可以使用本领域内任何公知的技术，例如通过选择性外延生长来形成。外延沉积根据本发明的实施例可以是在掺杂硅(诸如Si/SiGe和硼或者Si/SiGe和As)原地的低温选择性外延沉积LT-SE以提供如图所示的原地掺杂的S/D结构30。光晕注入区26能够有利地抑制凸起的S/D结构30内的掺杂物扩散到衬底中。
在形成了图1d中作为示例示出的S/D结构30之后，就可以使用标准CMOS流程以完成根据本发明实施例的MOS器件的全部制造。
图2以示例性的方式示出了一种提供具有根据本发明实施例的倒掺杂阱剖面的MOS器件的方法的流程图。在1001处，该方法包括通过从被部分制造的晶体管结构的衬底中去除S/D区来定义衬底中的底切凹槽。在1002处，该方法包括通过朝向凹槽的底切部分倾斜角注入掺杂物而在栅电极之下提供光晕注入区。在1003处，该方法包括在底切凹槽内提供凸起的源极/漏极结构。能够以示例性的方式利用根据图2的方法的实施例以形成图1a至1d所示的被部分制造的晶体管结构的相应阶段，被部分制造的晶体管结构的其他配置也在本发明实施例的领域之内。于是，1001能够以示例性的方式导致图1b中所示的剖面；1002能够以示例性的方式导致图1c中所示的剖面；1003能够以示例性的方式导致图1d中所示的剖面，本领域的技术人员也可容易地认识到位于本发明的范围内的其他剖面。
接着参考图3a和3b，根据本发明的实施例示出了通过对在隔片定义之后被部分制造的晶体管结构210的部分200的仿真而获得的横截面剖面。X轴(X-Axis)和Y轴(Y-Axis)对应于沿所示部分200的长度和高度(或深度)的单位为微米的维度。部分200包括含有两个隔片218中的一个的栅电极212的一部分。同时还显著地示出了两个底切凹槽22中的一个。在部分200的右边还提供了掺杂物浓度图例条232。
参见图3a，在该图中的被部分制造的晶体管结构210与例如图1b所示并如上所述的被部分制造的晶体管结构10处于相同的制造阶段。在图3右侧的图例条232允许对已经在部分200的主体区234内以及在一部分栅电极212内存在的掺杂物的分布做出估计，图3a所示的主体区234内的掺杂物浓度表示部分200的已掺杂阱区。
接着参考图3b，根据本发明的实施例描绘了在倾斜角注入之后的先前在图3a中示出的被部分制造的晶体管结构210的部分200。图3b中的被部分制造的晶体管结构210与例如图1c所示并如上所述的被部分制造的晶体管结构10处于相同的制造阶段。如图3b所示，由图3b中三个粗箭头描绘的倾斜角注入朝向底切凹槽222，而在栅电极周围的隔片则用作防止掺杂物直接到达沟道的掩模。示出的倾斜角注入如图所示出现在约40度的角度处并导致在栅电极212下形成光晕注入区226。在示出的附图中，因为栅极相对较小的尺寸，所以来自S和D侧的光晕区已经合并在一起并导致器件中间的峰值光晕浓度。有利的是，大多数倾斜角注入的掺杂物不会渗入到沟道区中，这样就能从实质上改善由被部分制造的晶体管结构210形成的MOS器件的诸如阈电压之类的表面特性，这些特性增大的速率与现有技术相比要小得多。未被隔片阻隔的注的入掺杂物会显著增强衬底主体区更深处的阱内的掺杂物浓度。
接着参考图4，示出了用于图3b中被部分制造的晶体管结构200的掺杂物浓度相对于深度的曲线图。在图4中，掺杂物浓度在略高于图4中A点的深度处绘出，并且沿着在Y轴方向上朝向阱并远离栅电极延伸的割线。如图4所示，点A对应于栅电极中央部分处衬底/栅电极界面处的零深度，而用于生成图4的切割线在点A之上约0.101413微米处开始。如在图4中清楚示出的那样，根据图3a和3b中所示的本发明实施例制造的MOS器件在沿着整个MOS阱深度上显示出更高的掺杂物浓度，以及对应于光晕注入或倒掺杂阱区的更高峰值浓度，这就有利地导致了改进的倒掺杂阱剖面，并由此改进了所得MOS器件的短沟道效应。
图5是对于根据本发明一个实施例制造的MOS器件而言在约100至约200nA/μm之间(与在此描绘的MOS器件所示视图相垂直的方向上按每单位宽度归一化的漏电流目标)的给定漏电流目标(在图5中被指示为“@opt”)下以伏特为单位的阈电压VTP相对于以纳米为单位的栅极长度FCCD之间的关系图。如图5所示，对于会产生图中所示的VTP相对于FCCD的曲线的本发明实施例而言，对于给定的漏电流目标，在相同的VTP处，栅极长度会更小。例如对于约0.45伏的VTP而言，本发明的实施例能够支持的栅极长度比不包括根据本发明实施例的倒掺杂阱剖面而其他相同的MOS器件能支持的栅极长度要小2纳米。如前所述，借助由光晕注入引起的MOS阱的更深亚表面掺杂，就可能有利地实现更小的栅极长度。
参见图6，示出了在其中可以使用根据本发明实施例形成的MOS器件101的多种可能系统90中的一种。在一个实施例中，电子组件100可以包括麦克风。在另一个实施例中，电子组件100可以包括专用IC(ASIC)。在芯片组(例如，图形、声音和控制芯片组)内找到的集成电路也可根据本发明的实施例而被封装。
对于由图6描绘的实施例而言，系统90还可以包括如图所示通过总线110彼此耦合的主存储器102、图形处理器104、大容量存储设备106和/或输入/输出模块108。存储器102的示例包括但不限于静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。大容量存储设备106的示例包括但不限于硬盘驱动器、致密盘驱动器(CD)以及数字通用盘驱动器(DVD)等等。输入/输出模块108的示例包括但不限于键盘、光标控制装置、显示器和网络接口等等。总线110的示例包括但不限于外围控制接口(PCI)总线和工业标准体系结构(ISA)总线等等。在各实施例中，系统90可以是无线移动电话、个人数字助理、袖珍PC、写字板PC、笔记本PC、台式计算机、机顶盒、媒体中心PC、DVD播放器和服务器。
有利的是，根据本发明实施例的倾斜角注入会导致在光晕注入区26处形成倒掺杂阱剖面，即导致在晶体管结构10的主体区内形成比沟道区更高的阱掺杂物浓度。由本发明实施例实现的典型阱掺杂物浓度范围在约1×1018原子/cm3至约1×1019原子/cm3之间。可以使用剂量范围在约1×1013原子/cm3到约1×1014原子/cm3之间的输入来实现根据本发明实施例的上述浓度。
至少两个主要优点可通过根据本发明实施例形成倒掺杂阱剖面而实现。首先，这一倒掺杂阱剖面允许更好地控制短沟道效应，从而允许在缩放栅极长度的同时保持相同的截止状态漏电流和阈电压(VT)。第二，根据本发明实施例的倒掺杂阱剖面由于栅极长度的缩放，能够有利地允许给定VT下更好的驱动电流，这就意味着沟道内相同的掺杂水平将不会导致器件内迁移率的劣化。此外，本发明的实施例允许在提供上述优点的同时仅对公知的基准MOS制造工艺做出最小的更改。
根据本发明的实施例，一个关键优点是依靠在蚀刻凹槽之后执行倾斜注入就能消除对用于沟道区域之下的掺杂物注入要使用大量能量的需求。结果，邻近栅极的隔片能够有效地阻隔注入的掺杂物。如果在掺杂物注入之前没有执行蚀刻，则在沟道区之下注入掺杂剂所需的大量能量往往会不仅在隔片内还在沟道内大量注入掺杂物，由此降低阱的倒掺杂剖面。此外，根据本发明的实施例使用诸如外延材料等大量低阻材料对凹槽进行回填能够有利地允许电流在进入MOS器件触点之前的顺利传播。
虽然此处的描述通常涉及升高的凸起源极/漏极器件，但是本发明实施例的范围可包含在不具有凸起的源极/漏极区的情况下的倾斜注入的扩展。在此情况下，源极和漏极的接触可以直接在MOS器件的凹入区域内形成。
另外，在本发明实施例的范围内还包括仅在MOS栅极一侧的倾斜注入以及由此而得的不对称掺杂，这就使得源极或漏极之一会比另一极容纳更多的掺杂物。在本发明实施例的范围内还包括在去除栅极/源极区之后使用与栅极/源极区相同类型的掺杂物进行额外注入作为补偿注入的性能。补偿注入的一个功能是能够减小被制造MOS器件的寄生电容。此外，根据本发明的实施例，在源极/漏极去除之后可以为每次注入使用不同的倾斜/能量/剂量或次序来实现掺杂物和/或中性物质(例如，Ge、F或C)的多次注入，从而进一步优化制造所得的MOS器件的增益。
虽然出于描述较佳实施例的目的在此示出并描述了具体实施例，但是本领域普通技术人员应该理解，计算用于实现相同目的的各类变化和/或等效实现都可以代替在此示出并描述的具体实施例而不背离本发明的范围。本领域普通技术人员将容易地认识到，本发明可以在各种实施例中实现。这些应用旨在覆盖在此讨论的实施例的任何改编或变化。因此也明确地表明本发明仅受到权利要求书及其等效技术方案的限制。
权利要求
1.一种在其上具有栅电极的MOS器件的衬底内提供光晕注入区并定义源极/漏极区的方法，所述方法包括在所述衬底中的其源极/漏极区处定义底切凹槽，所述底切凹槽在所述栅电极之下延伸；在所述凹槽之间所述栅电极之下形成光晕注入区；以及在形成所述光晕注入区之后在所述底切凹槽内提供凸起的源极/漏极结构。
2.如权利要求1所述的方法，其特征在于，定义底切凹槽包括在所述源极/漏极区处蚀刻所述衬底。
3.如权利要求1所述的方法，其特征在于，所述底切凹槽具有范围在约10nm至约50nm之间的深度。
4.如权利要求1所述的方法，其特征在于，所述底切凹槽具有范围在约60nm至约90nm之间的深度。
5.如权利要求1所述的方法，其特征在于，所述底切凹槽的底切宽度范围在约0nm至约40nm之间。
6.如权利要求5所述的方法，其特征在于，所述底切凹槽的底切宽度范围在约20nm至约25nm之间。
7.如权利要求1所述的方法，其特征在于，形成所述光晕注入区包括实现朝向所述凹槽的掺杂物的倾斜角注入。
8.如权利要求7所述的方法，其特征在于，实现倾斜角注入包括以范围在约20度至约50度之间的角度进行倾斜角注入。
9.如权利要求8所述的方法，其特征在于，实现倾斜角注入包括以范围在约30度至约40度之间的角度进行倾斜角注入。
10.如权利要求7所述的方法，其特征在于，倾斜角注入包括以在约5KeV至约60KeV之间的注入能量水平进行的倾斜角注入。
11.如权利要求7所述的方法，其特征在于，实现倾斜角注入包括对从由砷、磷和锑组成的组中选出的n-型掺杂物，或者从由硼和铟组成的组中选出的p-型掺杂物进行倾斜角注入。
12.如权利要求7所述的方法，其特征在于，实现倾斜角注入包括对浓度范围在1×1013原子/cm3至约5×1014原子/cm3之间的掺杂物进行倾斜角注入。
13.如权利要求7所述的方法，其特征在于，实现倾斜角注入包括对浓度范围在2×1013原子/cm3至约5×1013原子/cm3之间的掺杂物进行倾斜角注入。
14.如权利要求7所述的方法，其特征在于，实现倾斜角注入包括对与用于形成所述MOS器件的阱的掺杂物相同的掺杂物进行倾斜角注入。
15.如权利要求1所述的方法，其特征在于，提供凸起的源极/漏极结构包括实现对所述凸起的源极/漏极结构的外延沉积。
16.如权利要求15所述的方法，其特征在于，实现外延沉积包括实现选择性掺杂硅的低温选择性外延沉积以提供原地掺杂的凸起的源极/漏极结构。
17.一种提供MOS器件的方法，包括提供包括衬底以及置于所述衬底上的栅电极的被部分制造的晶体管结构；在所述衬底中其源极/漏极区处定义底切凹槽，所述底切凹槽在所述栅电极之下延伸；在所述凹槽之间所述栅电极之下形成光晕注入区；在形成所述光晕注入区之后在所述底切凹槽内提供凸起的源极/漏极结构；以及在提供了凸起的源极/漏极结构之后利用CMOS流程来完成所述MOS器件的制造。
18.如权利要求17所述的方法，其特征在于，定义底切凹槽包括在所述源极/漏极区处蚀刻所述衬底。
19.如权利要求17所述的方法，其特征在于，形成所述光晕注入区包括实现朝向所述凹槽的掺杂物的倾斜角注入。
20.如权利要求17所述的方法，其特征在于，提供凸起的源极/漏极结构包括实现对所述凸起的源极/漏极结构的外延沉积。
21.如权利要求20所述的方法，其特征在于，实现外延沉积包括实现选择性掺杂硅的低温选择性外延沉积以提供原地掺杂的凸起的源极/漏极结构。
22.一种MOS器件，包括半导体衬底；置于所述半导体衬底上的栅电极，所述半导体衬底还定义了在所述栅电极的每一侧在所述栅电极之下延伸的底切凹槽；置于所述凹槽之间所述栅电极之下的光晕注入区；以及置于所述栅电极的每一侧在所述凹槽内的凸起的源极/漏极结构。
23.如权利要求22所述的MOS器件，其特征在于，所述底切凹槽具有范围在约10nm至约50nm之间的深度。
24.如权利要求22所述的MOS器件，其特征在于，所述底切凹槽的底切宽度范围在约0nm至约40nm之间。
25.如权利要求22所述的MOS器件，其特征在于，所述光晕注入区的掺杂物浓度范围在约1×1018原子/cm3至约1×1019原子/cm3之间。
26.如权利要求22所述的MOS器件，其特征在于，所述光晕注入区内的掺杂物是从由砷、磷和锑组成的组中选出的n-型掺杂物，或者是从由硼和铟组成的组中选出的p-型掺杂物。
27.如权利要求22所述的MOS器件，其特征在于，所述光晕注入区内的掺杂物是与用于形成所述MOS器件的阱的掺杂物相同的物质的掺杂物。
28.一种系统，包括包括具有MOS器件的集成电路的电子组件，所述MOS器件包括半导体衬底；置于所述半导体衬底上的栅电极，所述半导体衬底还定义了在所述栅电极的每一侧在所述栅电极之下延伸的底切凹槽；置于所述凹槽之间所述栅电极之下的光晕注入区；以及置于所述栅电极的每一侧在所述凹槽内的凸起的源极/漏极结构；以及耦合至所述电子组件的图形处理器。
29.如权利要求28所述的系统，其特征在于，所述凸起的源极/漏极结构是外延结构。
全文摘要
公开了一种在其上具有栅电极的MOS器件衬底内提供光晕注入区并定义源极/漏极区的方法，一种根据以上方法制造的MOS器件以及包括该MOS器件的系统。该方法包括在衬底内其源极/漏极区处定义底切凹槽，该底切凹槽在栅电极之下延伸；在凹槽之间栅电极之下形成光晕注入区；以及在形成光晕注入区之后在底切凹槽内提供凸起的源极/漏极结构。
文档编号H01L21/265GK101027762SQ200580032312
公开日2007年8月29日 申请日期2005年9月29日 优先权日2004年9月30日
发明者T·霍夫曼, S·泰亚吉, G·库雷罗, B·塞尔, C·奥瑟 申请人:英特尔公司