专利名称：绝缘陶瓷压块的制作方法
技术领域：
本发明涉及在多层电路板中使用的绝缘陶瓷压块，更具体而言，本发明涉及一种适用于安装半导体元件或各种电子元件的复合多层电路板，并能和导电材料如铜或银一起烧制的绝缘陶瓷压块。
近年来，加速使用高频的电子器件的趋势在不断扩大。在这种趋势下，对于在这样的电子器件中使用的电子部件，不断要求满足高速和高密度安装和高密度组装。为满足这些要求，多层电路板已被用作安装半导体器件和各种电子元件的基板。在多层电路板中，导体电路或功能电子元件被装在基板上，使电子器件进一步小型化。
氧化铝一直用作构成多层电路板的材料。氧化铝的烧制温度较高，如1500-1600℃。因此，作为装在由氧化铝制成的多层电路板上的导体电路材料，通常不得不使用高熔点金属，如钼(Mo)、钼-锰(Mo-Mn)、钨(W)等。但是，这些高熔点金属的电阻大。
因此，非常希望能使用比上述高熔点金属的电阻低和价格低廉的金属如铜作为导电材料。为能够使用铜作为导电材料，已有使用可在1000℃或更低温度下烧制获得的玻璃陶瓷、晶化玻璃等的方案提出(例如，日本特许公开公报5-238774号)。
另外，考虑与半导体元件如硅(Si)芯片的连接，也提出使用热膨胀系数和Si接近的陶瓷作为多层电路板材料(日本特许公开公报8-34668号)。
然而，上述可以在较低温度烧制的这些常用基板材料存在的问题是，其机械强度低、Q值小，沉积晶相的类型及其比例容易受到烧制过程的影响。
另外，日本特许公开公报5-238774和8-34668中所述的基板材料不能与热膨胀系数高的高介电材料的一起进行有效的烧结。
因此，本发明的一个目的是提供一种可以解决上述问题的绝缘陶瓷压块，这种绝缘陶瓷压块可以在较低温度下烧制，可以和熔点较低的导电材料如银或铜一起烧制获得，具有较小的介电常数和优良的高频特性，还具有高的热膨胀系数。
本发明的第二个目的是提供由上述绝缘陶瓷压块构成的陶瓷多层基板，这种基板可以在较低温度下烧制获得，具有较低的相对介电常数和优良的高频特性，通过与热膨胀系数大的高介电材料一起烧结获得，还提供了使用上述多层陶瓷基板的陶瓷电子元件。
具体而言，本发明第一方面，提供一种绝缘陶瓷压块，它包括(A)MgAl2O4陶瓷和(B)玻璃粉末的烧制混合物，玻璃粉末包含约13-50％(重量)按SiO2计算的二氧化硅、约8-60％(重量)的按B2O3计算的氧化硼、0-约20％(重量)的按Al2O3计算的氧化铝和约10-55％(重量)的按MgO计算的氧化镁。
玻璃粉末中，按照SiO2计的二氧化硅相对于玻璃粉末总重量的含量约为13-50％(重量)，较好的约为20-30％(重量)。如果二氧化硅含量约小于13％(重量)，制得的烧结压块的结晶度和Q值降低。与此对照，如果该含量超过约50％(重量)，制得的玻璃的熔融温度过高。
玻璃粉末中，按照B2O3计的氧化硼相对于玻璃粉末总重量的含量约为8-60％(重量)，较好的约为30-60％(重量)。氧化硼主要作为熔化剂。如果按照B2O3计的氧化硼含量约小于8％(重量)，熔融温度过高，如果该含量超过约60％(重量)，制得的烧结压块的抗潮性下降。
玻璃粉末中，按照Al2O3计的氧化铝相对于玻璃粉末总重量的含量为0-约20％(重量)。按照Al2O3计的氧化铝含量可以为0％，即玻璃粉末中不必含有氧化铝。因此，当本发明的绝缘陶瓷压块不含氧化铝时，它是(A)MgO-MgAl2O4陶瓷粉末和(B)玻璃粉末的烧制混合物，而玻璃粉末包含约13-50％(重量)按SiO2计算的二氧化硅和约3-60％(重量)的按B2O3计算的氧化硼。
当玻璃粉末中按Al2O3计的氧化铝含量超过约20％(重量)时，制得的烧结压块不能充分致密，Q值降低。如果含有氧化铝，按Al2O3计的氧化铝含量下限可以是比0％大的任何值。
玻璃粉末宜含有约10-55％(重量)的MgO。在MgO在制造玻璃中起到降低熔融温度的作用，还在结晶玻璃中作为构成结晶的组分。具体是，MgO-B2O3复合物具有数万GHz的Qf值，是显示优良的高频特性的主要因素。如果MgO含量小于约10％(重量)，制得的绝缘陶瓷压块的Q值下降，如果该含量超过约55％(重量)，绝缘陶瓷压块有过量的沉积结晶，从而使基板强度变差。
用于本发明的玻璃粉末较好的还包含至少一种选自BaO、SrO和CaO的碱土金属氧化物，其比例约为玻璃粉末总重量的20％(重量)或更少。
碱土金属氧化物用于降低制造玻璃时的熔融温度，和提高玻璃的热膨胀系数。如果碱土金属氧化物含量超过约20％(重量)，制得的绝缘陶瓷压块的Q值下降。
用于本发明的玻璃粉末较好的还包含至少一种选自Li2O、K2O和Na2O的碱金属氧化物，其比例约为玻璃粉末总重量的10％(重量)或更少，约2-5％(重量)更好。碱金属氧化物用于降低制造玻璃时的熔融温度。如果碱金属氧化物含量超过约10％(重量)，制得的绝缘陶瓷压块的Q值下降。
用于本发明的绝缘陶瓷压块较好的还包含按ZnO计算的氧化锌，其比例约为陶瓷压块总重量的15％(重量)或更少，更好的约为10％(重量)或更少。氧化锌用于降低烧制温度。然而，如果氧化锌含量超过约15％(重量)，在有些情况下制得的烧结压块不能充分致密。
氧化锌宜作为除陶瓷粉末和玻璃粉末之外的组分含有，但可作为构成玻璃组分的组分含有。
用于本发明的绝缘陶瓷压块较好的还包含按CuO计算的氧化铜，其比例约为陶瓷压块总重量的3％(重量)或更少，更好的约为2％(重量)或更少。氧化铜用于降低烧制温度。然而，如果氧化铜含量超过约3％(重量)，制得的绝缘陶瓷压块的Q值下降。氧化铜宜作为除陶瓷粉末和玻璃粉末之外的组分含有，但可作为构成玻璃组分的组分含有。
本发明的绝缘陶瓷压块中，陶瓷粉末和玻璃粉末的重量比值约为20∶80至80∶20为宜，更好的约为30∶70至50∶50。如果陶瓷粉末的比例大于上述范围，制得的烧结压块的密度下降。如果玻璃粉末的比例大于上述范围，烧结压块的Q值下降。
本发明的绝缘陶瓷压块的Q值按照在15GHz下测定约为700或更大为宜。如果绝缘陶瓷压块的Q值约为700或更大，这种绝缘陶瓷压块可用作目前高频范围使用的电路器件基板。
在约700-1400℃煅烧玻璃组合物获得的玻璃粉末可用作本发明使用的玻璃粉末。
本发明第二方面，提供一种多层陶瓷基板，它包括本发明的绝缘陶瓷压块构成的绝缘陶瓷层；和在该绝缘陶瓷层上形成的多个内电极。
多层陶瓷基板中，在绝缘陶瓷层的至少一面可叠加第二陶瓷层，第二陶瓷层的介电常数大于该绝缘陶瓷层的介电常数。
多层陶瓷基板中的多个内电极可以彼此平行排列，并插有至少部分绝缘陶瓷层，从而构成电容器。
多个内电极可包括构成电感器的导电线圈。
此外，本发明还提供一种陶瓷电子元件，它包括本发明的多层陶瓷基板和至少一个电子元件器件，电子元件器件安装在多层陶瓷基板上，并与多个内电极构成电路。
陶瓷电子元件还包括一固定在多层陶瓷基板上的帽，以包围电子元件器件。帽较好的是导电帽。
本发明的陶瓷电子元件还可以包括仅在多层陶瓷基板下表面形成的多个外电极和多个导电通孔，导电通孔电连接到外电极和电连接到内电极或电子元件器件。
本发明还涉及一种多层陶瓷电子元件，它包括由本发明的绝缘陶瓷压块构成的陶瓷烧结压块、多个排列在陶瓷烧结压块内部的内电极、和形成在陶瓷烧结压块外表面并电连接到任一内电极上的多个外电极。
上述多层陶瓷电子元件中，多个内电极彼此平行排列，并插有陶瓷层，构成电容器单元。多层陶瓷电子元件中，多个内电极除包括构成电容器单元的内电极外，还可包括多个导电线圈，多个导电线圈彼此连接构成多层电感器单元。
本发明的第三个目的是提供一种可解决上述问题的绝缘陶瓷压块，这种绝缘陶瓷压块可以在较低温度下烧制，可以和熔点较低的导电材料如银或铜一起烧制获得，具有在高频范围高Q值，较小的相对介电常数和优良的高频特性，还具有高的热膨胀系数。
本发明的第四个目的是提供由上述绝缘陶瓷压块构成的陶瓷多层基板，这种基板具有较低的相对介电常数、高Q值和优良的高频特性，并具有高热膨胀系数，可通过与高介电材料一起烧结获得，还提供了使用上述绝缘陶瓷基板的陶瓷电子元件。
具体而言，本发明第三方面，提供一种绝缘陶瓷压块，它包括(A)至少一种选自Mg3B2O6和Mg2B2O5的陶瓷粉末和(B)玻璃粉末的烧制混合物，玻璃粉末包含约13-50％(重量)按SiO2计算的二氧化硅、约8-60％(重量)的按B2O3计算的氧化硼、0-约20％(重量)的按Al2O3计算的氧化铝和约10-55％(重量)的按MgO计算的氧化镁。
本发明中，Mg3B2O6和Mg2B2O5陶瓷粉末中的至少一种用作陶瓷粉末(A)。具体而言，可以仅使用Mg3B2O6陶瓷粉末或Mg2B2O5陶瓷粉末，也可以使用它们的混合物。
玻璃粉末中的SiO2、B2O3、Al2O3等的含量因为前面已述及，按照前面描述。
本发明的绝缘陶瓷压块中，陶瓷粉末和玻璃粉末的重量比值约为20∶80至80∶20为宜，更好为40∶60-60∶40。如果陶瓷粉末的比例大于上述范围，制得的烧结压块的密度下降。如果玻璃粉末的比例大于上述范围，烧结压块的Q值下降。
具体是，本发明的绝缘陶瓷压块可通过在1000℃或更低的温度下烧制含陶瓷粉末和玻璃粉末的混合物制造，并可以通过和低熔点金属如铜或银一起烧制制造。因此，本发明的绝缘陶瓷压块能很好地用于如使用这类低熔点金属构成的导电材料的多层陶瓷基板中。
本发明的绝缘陶瓷压块的Q值按照在15GHz下测定约为700或更大为宜。如果绝缘陶瓷压块的Q值约为700或更大，这种绝缘陶瓷压块可用作目前高频范围使用的电路构件基板。
本发明的绝缘陶瓷压块具有高的热膨胀系数，可以和具有高的热膨胀系数的高介电材料一起烧结，从而稳定和方便地制造本发明绝缘陶瓷压块和高介电陶瓷构成的整体烧结的压块。
本发明第四方面，提供了一种多层陶瓷基板，它包括由绝缘陶瓷压块构成的绝缘陶瓷层和在该层上形成的多个内电极。
多层陶瓷基板中，在绝缘陶瓷层的至少一面可叠加第二陶瓷层，第二陶瓷层的介电常数大于该绝缘陶瓷层的介电常数。
多层陶瓷基板中的多个内电极可以彼此平行排列，并插有至少部分绝缘陶瓷层，从而构成电容器。多个内电极可包括构成电感器的导电线圈。
此外，本发明还提供了陶瓷电子元件，它包括上述多层陶瓷压块和至少一种电子元件器件，电子元件器件安装在多层陶瓷基板上，并与多个内电极构成电路。
陶瓷电子元件还包括一固定在多层陶瓷基板上的帽，以包围电子元件器件。帽较好的是导电帽。
本发明的陶瓷电子元件还可以包括仅在多层陶瓷基板下表面形成的外电极和多个导电通孔，导电通孔电连接到内电极或电子元件器件。
本发明还涉及一种多层陶瓷电子元件，它包括由本发明的绝缘陶瓷压块构成的陶瓷烧结压块、多个排列在陶瓷烧结压块内部的内电极、和多个外电极，外电极形成在陶瓷烧结压块外表面并电连接到任一内电极上。
上述多层陶瓷电子元件中，多个内电极彼此平行排列，并插有陶瓷层，构成电容器单元。
多层陶瓷电子元件中，多个内电极除包括构成电容器单元的内电极外，还可包括多个导电线圈，多个导电线圈彼此连接构成多层电感器单元。
图1是根据本发明一个实施方案，使用陶瓷多层基板的陶瓷电子元件的层叠陶瓷组件纵向截面图。
图2是图1所示的多层陶瓷组件的分解透视图。
图3是说明陶瓷坯片和其上形成的电极式样的分解透视图，用于制造本发明第二实施方案的多层陶瓷电子元件。
图4是本发明第二个实施方案的多层陶瓷电子元件的透视图。
图5是图4所示的多层陶瓷电子元件的电路图。
首先参考本发明的绝缘陶瓷压块的几个加工实施例，还参考本发明的多层陶瓷基板、陶瓷电子元件和多层陶瓷电子元件的结构实施方案，详细描述本发明。
首先，描述使用本发明的绝缘陶瓷压块的多层陶瓷基板、陶瓷电子元件和多层陶瓷电子元件的结构实施方案。
图1是根据本发明一个实施方案，使用多层陶瓷基板的陶瓷电子元件的多层陶瓷组件纵向截面图。图2是其分解透视图。
多层陶瓷组件1包括多层陶瓷基板2。
多层陶瓷基板2包括本发明的绝缘陶瓷压块构成的绝缘陶瓷层3a和3b，和夹在绝缘陶瓷层3a和3b之间的介电陶瓷层4。介电陶瓷层4例如是由钛酸钡和玻璃构成，并有高介电常数。
介电陶瓷层4内，排列多个内电极5，它们彼此相邻，并插有部分介电陶瓷层4，从而构成多层电容器单元C1和C2。
绝缘陶瓷层3a和3b以及介电陶瓷层4包括多个通孔电极6和6a或在其中的内导线。
电子元件器件9-11安装在多层陶瓷基板2的上表面。对电子元件器件9-11，可使用半导体器件、片型多层电容器和其它合适的电子元件器件。通孔电极6和内导线将这些电子元件器件9-11电连接到电容器单元C1和C2，从而构成本发明的多层陶瓷组件1的电路。
导电帽8固定在多层陶瓷基板2的上表面。导电帽8电连接到通孔电极6a，6a从多层陶瓷基板的上表面穿到底面。在多层陶瓷基板2的下表面形成外电极7，它们电连接到通孔电极6和6a。其它图中未示出的外电极仅在多层陶瓷基板2的下表面形成，并通过内导线电连接到电子元件器件9-11和/或电容器单元C1和C2。
外电极7仅在多层陶瓷基板的下表面形成，用于向外连接，这样利用多层陶瓷基板的下表面可以在如印刷线路板上进行多层陶瓷组件的表面安装。
根据本发明实施方案，帽8由导电材料构成，通过通孔电极6a电连接到外电极7，从而电磁屏蔽电子元件器件9-11。然而，帽8不一定必须由导电材料构成。
本发明的多层陶瓷组件1中的绝缘陶瓷层3a和3b各自由本发明的绝缘陶瓷压块构成，因此具有低介电常数和高Q值，制得的多层陶瓷组件1适合在高频范围使用。
采用已知的单块烧制陶瓷层叠物的方法能容易地制得多层陶瓷基板2。具体而言，首先制备主要包含本发明的绝缘陶瓷材料的陶瓷坯料片，印刷电极布线图，以构成例如内电极5、外导线、通孔电极6和6a，并层叠有布线图的陶瓷坯料片。将适当数量用于形成外导线和通孔电极6和6a的有布线图的陶瓷坯料片层叠在一陶瓷坯料片上，在该层叠坯料片的上表面和下表面形成绝缘陶瓷层3a和3b。制得的层叠物然后在厚度方向压制。烧制该层叠物，从而容易制得多层陶瓷基板2。
图3至图5分别是本发明第二个结构实施方案的多层陶瓷电子元件的分解透视图、外形透视图和电路图。
图4中所述的多层陶瓷电子元件20是一个LC滤波器，包括陶瓷烧结压块21和在陶瓷烧结压块21内部形成的电路。该电路包括下面所述的电感L和电容C。陶瓷烧结压块21由本发明的绝缘陶瓷压块构成。外电极23a、23b、24a和24b在陶瓷烧结压块21的外表面形成，在外电极23a、23b、24a和24b中形成图5所示的LC谐振电路。
参见图3，通过说明陶瓷烧结压块21的制造方法来详细描述陶瓷烧结压块21的结构。
首先，在本发明的绝缘陶瓷材料中加入有机媒介物，制得陶瓷浆料。采用合适的片材成形方法处理该陶瓷浆料，形成陶瓷坯料片。干燥该片后，冲成预定的尺寸，制得长方形的陶瓷坯料片21a-21m。
之后，按照要求，在该陶瓷坯料片21a-21m上形成供通孔电极28使用的通孔。通过丝网印刷，印刷导体糊料，形成导由线圈26a和26b，电容器内电极27a至27c以及导电线圈26c和26d，和通孔28用的通孔中填入导电糊料，形成通孔电极28。
随后，将陶瓷坯料片按照图中所示方向彼此叠加，然后在厚度压制，制得一层叠物。烧制该层叠物，获得陶瓷烧结压块21。
如图4所示，在上面制得的陶瓷烧结压块21上，采用薄膜成形法，如涂布和烤干导体糊料，蒸汽沉积、电镀或溅射，形成外电极23a-24b。这样，制得多层陶瓷电子元件20。
参见图3，导电线圈26a和26b构成电感单元L1，导电线圈26c和26d构成电感单元L2，内电极27a至27c构成电容器C，如图5所示。
本发明的多层陶瓷电子元件20中的LC滤波器具有上述结构。陶瓷烧结压块21由本发明的绝缘陶瓷压块组成，因此，可通过在和本发明第一实施方案的多层陶瓷基板2同样的低温下烧制制得。因此，陶瓷压块可以和作为导电线圈26a至26c的铜、银、金和其它低熔点金属以及作为内电极的电容器内电极27a至27c整体烧制。此外，制得的LC滤波器在高频范围具有高Q值，因此适合在高频范围使用。
参考本发明的第一和第二结构实施方案，以构成LC滤波器的多层陶瓷组件1和多层陶瓷电子元件20为例说明本发明。然而，本发明的陶瓷电子元件和多层陶瓷电子元件不限于这些结构。具体而言，本发明还可应用于多片组件的多层陶瓷基板、用于混合集成电路(混合IC)的多层陶瓷基板、和其它各种多层陶瓷基板，和包括安装在这些多层陶瓷基板上的电子元件器件的各种陶瓷电子元件，以及片型多层电容器、片型多层介电天线和其它各种片型多层电子元件。
实施例1首先，称取Mg(OH)2粉末和Al2O3粉末作为原料，使制得的烧结压块具有MgAl2O4的化学计量组成，湿混合16小时，然后干燥。干燥后的混合物在1350℃煅烧2小时后粉碎。
之后，20-80％(重量)上面制得的煅烧材料、具有表1所列组成的玻璃粉末(烧结助剂)、和ZnO和CuO按表2所列的比例混合，混合物用适量的粘合剂造粒。对应于样品1-46的各造粒混合物在200MPa压力下成形，制得直径12mm，厚7mm的圆柱形坯料压块。
坯料压块在900-1000℃温度下，于空气中烧制2小时，制得对应于表2和表3的圆柱形绝缘陶瓷压块。
采用两端短路的介电谐振器，在谐振频率(15GHz)下测量这些圆柱形绝缘陶瓷压块的相对介电常数εr，以及Q值。结果列于表2和表3。这些绝缘陶瓷压块的相对密度也列于表2和表3。
表1
表2
表3
使用表1所列玻璃F的样品25和26，以及使用表1所列玻璃G的样品27各自具有600的低Q值。
同样，使用玻璃H的样品28和29，使用玻璃L的样品34、以及使用玻璃Q的样品43各自的低Q值为600。
与此对照，对应于本发明的样品1-24、30-33、35-42和44-46可通过在900-1000℃的较低温度下烧结获得，制得的烧结压块致密，各自具有97％或更高的相对密度。制得的绝缘陶瓷压块各自具有约为7的较低的相对介电常数，8-12ppm/℃的高的热膨胀系数，在15GHz频率下测定的Q值高达700或更高。
这些结果表明本发明提供的绝缘陶瓷压块可以在较低温度下烧制获得，适用于高频电子元件。
实施例2首先，称取Mg(OH)2粉末和B2O3粉末作为原料，混合后制得各自具有Mg3B2O6或Mg2B2O5的化学计量组成的混合物，混合物湿混合16小时，然后干燥。干燥后的混合物在1400℃煅烧2小时后粉碎，分别制得Mg3B2O6陶瓷粉末材料和Mg2B2O5陶瓷粉末材料。两种陶瓷粉末材料中至少一种用作下面步骤中的煅烧材料。
之后，20-80％(重量)上面制得的煅烧材料、具有表4所列组成的玻璃粉末(烧结助剂)、和ZnO和CuO按表5所列的比例混合，混合物用适量的粘合剂造粒。对应于样品1-46的各造粒的绝缘陶瓷组合物在200MPa压力下成形，制得直径12mm，厚7mm的圆柱形坯料压块。
坯料压块在900-1000℃温度下，于空气中烧制2小时，制得圆柱形绝缘陶瓷压块样品1-46，示于表5和表6。
采用两端短路的介电谐振器，在谐振频率(15GHz)下测定这些圆柱形绝缘陶瓷压块的相对介电常数εr，以及Q值。结果列于表5和表6。
根据日本工业标准(JIS)R1618所述的方法，测定这些圆柱形绝缘陶瓷压块的热膨胀系数。结果列于表5和表6。
表4
表5
表6
样品25-36和43使用超出本发明范围的玻璃F-M和玻璃Q中的任一玻璃，其性能比对应于本发明实施例的绝缘陶瓷压块差。具体而言，样品25-27的绝缘陶瓷压块的Q值很低，为600。样品28和29的绝缘陶瓷压块使用了玻璃H，不能在不超过1000℃的温度下烧制。样品30使用玻璃I，其绝缘陶瓷压块的低Q值为600。
样品31的绝缘陶瓷压块使用玻璃J，其Q值很低，为550。
样品32和33的绝缘陶瓷压块的Q值很低，分别为300和220。这很可能是因为这些样品使用了玻璃K。
样品34的绝缘陶瓷压块使用玻璃L，因此不能在1000℃或更低温度下烧制。
样品35和36的绝缘陶瓷压块由于使用玻璃M，其低Q值分别为400和300。
样品43的绝缘陶瓷压块使用了玻璃Q，其低Q值为600。
与此对照，其它对应于本发明实施例样品的绝缘陶瓷压块各自由本发明的绝缘陶瓷压块构成，可通过在900-1000℃的较低温度下烧制，制得相对密度各自为97％或更高的绝缘陶瓷压块。制得的绝缘陶瓷压块各自具有较低的相对介电常数，约为7，热膨胀系数为8-12ppm/℃，15GHz频率下的高Q值，为700或更高。
因此，根据本发明，通过在较低温度下烧制，绝缘陶瓷压块各自具有15GHz频率下10,000GHz或更大的Qf值。制得的绝缘陶瓷压块的热膨胀系数高，因此可以通过和过热膨胀系数高的高介电材料一起烧结制得。
本发明的绝缘陶瓷压块的相对密度为97％或更大，即具有优良的机械强度(200MPa或更大)，低的相对介电常数和在10GHz频率测得的高Q值，为400或更大，即使它们是在1000℃或更低的较低温度下烧制。因此，本发明提供了可以在较低温度下烧制获得的绝缘陶瓷压块，该绝缘陶瓷压块宜用于高频电子元件。
本发明的绝缘陶瓷包括MgAl2O4陶瓷粉末和具有上述组成的玻璃粉末，因此可以在约1000℃或更低温度下烧制制得，因此，通过和低熔金属如铜或银构成的导电材料整体烧结，可以制得陶瓷压块，这种陶瓷压块可使用这些导电材料作为如内电极。本发明的绝缘陶瓷压块能很好地用于多层陶瓷基板，通过在较低温度下烧制制得，降低这样的多层基板的成本。此外，本发明的绝缘陶瓷压块具有高Q值和高频范围的低的相对介电常数，所以可制得如具有优良的高频特性的多层基板。
用于本发明的玻璃粉末还包含约20％(重量)或更少的至少一种选自BaO、SrO和CaO的碱土金属氧化物时，制造玻璃粉末时的熔融温度降低，因此降低了本发明绝缘陶瓷压块的制造成本。
玻璃粉末包含相当于玻璃粉末总重量的约10％(重量)或更少的至少一种选自Li2O、K2O和Na2O的碱金属氧化物时，制造玻璃粉末时的熔融温度降低，因此降低了本发明绝缘陶瓷压块的制造成本，并可避免Q值下降。
绝缘陶瓷压块如果还包括约15％(重量)或更少按ZnO计的氧化锌时，可以降低绝缘陶瓷压块的烧制温度，制得致密的烧结压块。
绝缘陶瓷压块如果还包括相当于玻璃粉末总重量的约3％(重量)或更少按CuO计的氧化铜时，可以降低绝缘陶瓷压块的烧制温度，并且具有高Q值。
绝缘陶瓷压块所含的陶瓷粉末和玻璃粉末的重量比值在约20∶80至80∶20范围时，制得的绝缘陶瓷压块会更致密，并且通过使用这种玻璃粉末可保持高的Q值。
本发明的多层陶瓷基板包括由本发明的绝缘陶瓷压块构成的绝缘陶瓷层，因此可在较低温度下烧制制得，可以使用Ag、Cu和其它低电阻的低成本金属作为内电极材料。此外，绝缘陶瓷层具有低的介电常数和高Q值，可制得适合在高频范围使用的多层陶瓷基板。
当多层陶瓷基板具有层叠在绝缘陶瓷层至少一面上的第二陶瓷层，并且第二陶瓷层的介电常数大于该绝缘陶瓷层的介电常数时，根据要求，通过适当设计第二陶瓷层的组成和层叠结构，可以适当控制多层陶瓷基板的强度和耐环境性。
当多个内电极彼此平行排列，并插有至少部分绝缘陶瓷层，从而构成多层电容器时，制得的电容器适用于高频范围，因为本发明的绝缘陶瓷压块具有低的介电常数和高Q值。
此外，当多个内电极包括构成多层电容器的内电极和彼此连接构成多层电感器的导电线圈时，本发明的多层陶瓷基板能方便地构成小型化的LC谐振电路，这种电路适用于高频范围。这是因为本发明的绝缘陶瓷压块具有低的介电常数和在高频范围的高Q值。
本发明的陶瓷电子元件包括本发明的多层陶瓷基板以及至少一个安装在该基板上的电子元件器件，通过使用在多层陶瓷基板上的电子元件器件和电路，本发明的陶瓷电子元件可提供高频范围使用的各种小型化的陶瓷电子元件。
当一个帽固定在多层陶瓷基板，以包围电子元件器件时，帽可保护该电子元件器件，制得的陶瓷电子元件能满足耐湿性和其它性能。
使用导电帽可电磁屏蔽被包围的电子元件器件。
当外电极仅在多层陶瓷基板的下表面形成时，多层陶瓷基板易于从其下表面安装在印刷线路板或其它器件的表面上。
本发明的多层陶瓷电子元件包括在本发明绝缘陶瓷压块内部形成的多个内电极，该电子元件可通过在较低温度下烧制制得，可以使用Ag、Cu和其它低电阻的低成本金属作为内电极材料。此外，绝缘陶瓷压块具有低的介电常数和高Q值，从而制得适用于高频范围的多层电容器。
当多个内电极构成多层电容器时，本发明的多层陶瓷电子元件可以制造适用于高频范围的电容器，因为本发明的绝缘陶瓷压块具有低的介电常数和高Q值。
当多个内电极包括构成多层电容器的内电极和构成多层电感器的导电线圈时，多层陶瓷电子元件能方便地构成适用于高频范围的小型化的LC谐振电路。这是因为本发明的绝缘陶瓷压块具有优良的机械强度，低的介电常数和在高频范围的高Q值。
本发明的绝缘陶瓷压块包括Mg3B2O6和Mg2B2O5陶瓷粉末中至少一种，以及具有上述特定组成的玻璃粉末，也具有上述的优点。
本领域的技术人员应能理解其它的实施方案和变动，本发明不受上述的具体内容的限制。
权利要求
1.一种包括下列组分的烧制混合物的绝缘陶瓷压块(A)选自MgAl2O4、Mg3B2O6和Mg2B2O5的陶瓷粉末；(B)玻璃粉末，所述玻璃粉末包含约13-50％重量的按Si2O计算的二氧化硅、约8-60％重量的按B2O3计算的氧化硼、0-约20％重量的按Al2O3计算的氧化铝和约10-55％重量的按MgO计算的氧化镁。
2.如权利要求1所述的绝缘陶瓷压块，其特征在于所述玻璃包含20-30％重量的按Si2O计算的二氧化硅、约30-60％重量的按B2O3计算的氧化硼、0-约20％重量的按Al2O3计算的氧化铝和约10-55％重量的按MgO计算的氧化镁。
3.如权利要求2所述的绝缘陶瓷压块，其特征在于所述玻璃粉末还包括相对于玻璃粉末总重量最多约为20％重量或更少的至少一种选自CaO、BaO和SrO的碱土金属氧化物，和最多约为10％重量或更少的至少一种选自Li2O、K2O和Na2O的碱金属氧化物，所述的绝缘陶瓷压块还包括相对于所述陶瓷压块总重量的最多约为15％重量的按ZnO计算的氧化锌和最多约为3％重量或更少的按CuO计算的氧化铜。
4.如权利要求3所述的绝缘陶瓷压块，其特征在于所述绝缘陶瓷压块中的所述陶瓷粉末和所述玻璃粉末的重量比值在约20∶80至80∶20的范围。
5.如权利要求4所述的绝缘陶瓷压块，其特征在于所述绝缘陶瓷压块中的所述陶瓷粉末和所述玻璃粉末的重量比值在约30∶70至50∶50的范围。
6.如权利要求1所述的绝缘陶瓷压块，其特征在于所述玻璃粉末还包含相对于玻璃粉末总重量，约为20％重量或更少的至少一种选自CaO、BaO和SrO的碱土金属氧化物。
7.如权利要求1所述的绝缘陶瓷压块，其特征在于所述玻璃粉末还包含相对于玻璃粉末总重量，约为10％重量或更少的至少一种选自Li2O、K2O和Na2O的碱金属氧化物。
8.如权利要求1所述的绝缘陶瓷压块，其特征在于所述绝缘陶瓷压块还包括相对于所述陶瓷压块总重量，约为15％或更少的按ZnO计算的氧化锌。
9.如权利要求1所述的绝缘陶瓷压块，其特征在于所述绝缘陶瓷压块还包括相对于所述陶瓷压块总重量，约为3％或更少的按CuO计算的氧化铜。
10.如权利要求1所述的绝缘陶瓷压块，其特征在于所述绝缘陶瓷压块中的所述陶瓷粉末和所述玻璃粉末的重量比值在约20∶80至80∶20的范围。
11.如权利要求1所述的绝缘陶瓷压块，其特征在于所述陶瓷粉末包括MgAl2O4。
12.如权利要求1所述的绝缘陶瓷压块，其特征在于所述陶瓷粉末包括Mg3B2O6。
13.如权利要求1所述的绝缘陶瓷压块，其特征在于所述陶瓷粉末包括Mg2B2O5。
14.一种多层陶瓷基板，包括包含如权利要求1所述的绝缘陶瓷压块的绝缘陶瓷层，在所述绝缘陶瓷层内有多个电极。
15.如权利要求14所述的多层陶瓷基板，所述基板在所述绝缘陶瓷层的至少一面层叠有第二陶瓷层，其中所述第二陶瓷层的介电常数大于所述绝缘陶瓷层的介电常数。
16.如权利要求14所述的多层陶瓷基板，其特征在于所述多个电极中的一对电极彼此平行排列，并插有至少部分所述绝缘陶瓷层，从而构成电容器。
17.如权利要求14所述的多层陶瓷基板，其特征在于多个所述电极相互连接，形成导电线圈。
18.一种陶瓷电子元件，包括如权利要求14所述的多层陶瓷基板和至少一个电子元件器件，其中所述电子元件器件安装在所述多层陶瓷基板上，与多个所述电极构成电路。
19.如权利要求18所述的陶瓷电子元件，其特征在于所述电子元件还包括一固定在所述多层陶瓷基板上的帽，以包围所述电子元件器件。
20.如权利要求19所述的陶瓷电子元件，其特征在于所述帽是导电的。
全文摘要
一种包括(A)MgAl
文档编号H01B3/12GK1334255SQ01122799
公开日2002年2月6日 申请日期2001年7月20日 优先权日2000年7月21日
发明者近川修, 森直哉, 杉本安隆 申请人:株式会社村田制作所