专利名称：有机发光二极管显示面板及其多晶硅通道层的形成方法
技术领域：
本发明涉及一种有机发光二极管显示面板(organic light emitting diode，OLED)及其多晶硅通道层的形成方法，特别是涉及一种于多晶硅通道层中掺杂有非IIIA族及非VA族的掺杂原子的有机发光二极管显示面板及其多晶硅通道层的形成方法。
背景技术：
在传统低温多晶硅(low temperature polysilicon，LTPS)液晶显示面板(liquid crystal display panel LCD panel)和有机发光二极管(organic lightemitting diode，OLED)显示面板的工艺中，业界会使用准分子激光回火(excimet laser annealing，ELA)技术扫描且熔融非晶硅(amorphous silicon，a-Si)层，以结晶成多晶硅层。而这多晶硅层将可以作为薄膜晶体管(thin filmtransistor，TFT)的通道层，以改善薄膜晶体管的电性表现。
根据相关文献研究指出，影响多晶硅TFT电性表现的缺陷类型主要有两种，即晶界陷捕(grain boundary trap)缺陷和界面陷捕(interface trap)缺陷。其中，晶界陷捕缺陷主要来自熔融非晶硅层结晶为多晶硅层的过程中的变异。尤其是使用ELA将非晶硅层熔融而结晶为多晶硅层的结晶技术(以下简称为ELA结晶技术)时，晶界陷捕缺陷和界面陷捕缺陷的数量约是1012及1011的数量级。由其缺陷的数量可知，多晶硅层的沟道质量(channelquality)受晶界陷捕缺陷影响最大。
对LTPS LCD而言，虽然透过ELA结晶技术所制作的高效能的TFT中通道层有上述缺陷的产生，但由于TFT只作为像素的开关元件的要求，仍然可达到LTPS LCD对于TFT性能的标准。
但对OLED显示面板而言，其缺陷影响就不容忽略。在OLED显示面板的有源像素矩阵中，每一像素的TFT以电流驱动的方式驱动一包含阳极、阴极及有机材料层的有机电激光元件(organic electroluminescent device，OELD)。由于透过ELA结晶技术所制作的多晶硅层常常会有结晶及缺陷的不均匀性，导致所有TFT的通道层的特性不尽相同。因此，进而造成OLED显示面板制作完成点亮后，将会产生明暗不均的条纹现象(以下简称为linemura)。如此一来，大大地影响OLED显示面板的显示质量。
发明内容
有鉴于此，本发明的目的就是在提供一种有机发光二极管显示面板及其多晶硅通道层的形成方法。其于热处理非晶硅层后所结晶成的多晶硅层(例如以ELA结晶技术所形成的多晶硅层)中掺杂非IIIA族及非VA族的掺杂原子的设计，可以均匀化多晶硅层的缺陷。因此，可以改善多晶硅层结晶及缺陷的不均匀性，使得所有像素TFT的多晶硅通道层的特性相同。因此，进而使得所有像素的TFT的特性相同，避免有机发光二极管显示面板于运作时产生明亮不均的条纹现象(line mura)。如此一来，大大地提升有机发光二极管显示面板的显示质量。
根据本发明的目的，提出一种有机发光二极管显示面板，包括一基板、一像素及一薄膜晶体管。像素设置于基板之上。薄膜晶体管设置于像素内，并包含一多晶硅通道层。多晶硅通道层中掺杂有一非IIIA族及非VA族的掺杂原子。
根据本发明的另一目的，提出一种多晶硅通道层的形成方法。首先，提供一基板，基板之上具有一非晶硅层。接着，热处理非晶硅层，以形成一多晶硅层。然后，掺杂一非IIIA族及非VA族的掺杂原子于多晶硅层中，以形成一多晶硅通道层。
根据本发明的再一目的，提出一种多晶硅通道层的形成方法。首先，提供一基板，基板之上具有一第一多晶硅层及一第二多晶硅层。接着，以一光掩模遮住基板，光掩模具有一开口暴露第一多晶硅层。然后，掺杂一非IIIA族及非VA族的掺杂原子于第一多晶硅层中，以形成一多晶硅通道层。
根据本发明的又一目的，提出一种多晶硅通道层的形成方法。首先，提供一基板，基板之上具有一第一多晶硅层及一第二多晶硅层。接着，以一第一光掩模遮住基板，第一光掩模具有一第一开口及一第二开口分别暴露第一多晶硅层及第二多晶硅层。然后，掺杂一非IIIA族及非VA族的第一掺杂原子于第一多晶硅层及第二多晶硅层中，以分别形成一第一多晶硅通道层及一第二多晶硅通道层。第一掺杂原子在第一多晶硅通道层中的掺杂浓度与第一掺杂原子在第二多晶硅通道层中的掺杂浓度相同。接着，移除第一光掩模且以一第二光掩模遮住基板，第二光掩模具有一第三开口暴露第一多晶硅通道层。然后，掺杂一非IIIA族及非VA族的第二掺杂原子于第一多晶硅通道层中，以形成一第三多晶硅通道层。其中，第一掺杂原子及第二掺杂原子在第三多晶硅通道层中的总掺杂浓度大于第一掺杂原子在第二多晶硅通道层中的掺杂浓度。
为让本发明的上述目的、特征、和优点能更明显易懂，以下配合附图以及优选实施例，以更详细地说明本发明。
图1绘示乃依照本发明的实施例一的有机发光二极管(organic lightemitting diode，OLED)显示面板的单一像素中电路架构的示意图；图2绘示乃依照本发明的实施例一的有机发光二极管显示面板的单一像素中细部结构的剖面图；图3绘示乃依照本发明的实施例二的多晶硅通道层的形成方法的流程图；图4绘示乃依照本发明的实施例三的多晶硅通道层的形成方法的流程图；图5A～5H绘示乃本发明的实施例三的多晶硅通道层的工艺剖面图；图6绘示乃依照本发明的实施例四的多晶硅通道层的形成方法的流程图；以及图7A～7H绘示乃本发明的实施例四的多晶硅通道层的工艺剖面图。简单符号说明10有机发光二极管显示面板11、21基板13像素14第一多晶硅通道层18、19绝缘层22第二多晶硅通道层23非晶硅层24多晶硅层
24a第一多晶硅层24b第二多晶硅层24c第三多晶硅通道层25有机电激发光元件26阳极27阴极28有机材料层51、71第一光掩模51a、71a第一开口52、72第二光掩模52b、71b第二开口72b第三开口53准分子激光54箭头Cs储存电容D1第一漏极D2第二漏极DL1第一数据线DL2第二数据线G1第一栅极G2第二栅极S1第一源极S2第二源极SL1第一扫描线SL2第二扫描线T1第一薄膜晶体管T2第二薄膜晶体管具体实施方式
实施例一请同时参照图1～2，图1绘示乃依照本发明的实施例一的有机发光二极管(organic light emitting diode，OLED)显示面板的单一像素中电路架构的示意图，图2绘示乃依照本发明的实施例一的有机发光二极管显示面板的单一像素中细部结构的剖面图。如图1～2所示，有机发光二极管显示面板10至少包括一基板11、一像素13及一第一薄膜晶体管(thin film transistor，TFT)T1。像素13设置于基板11之上，例如以有源矩阵像素阵列(active matrix pixelarray)的数个像素中的一像素为例作说明。第一薄膜晶体管T1设置于像素13中，并包含一第一多晶硅通道层14。第一多晶硅通道层14除了包含多晶硅之外，还掺杂有不同于多晶硅的一非IIIA族及非VA族的第一掺杂原子，以均匀化掺杂前多晶硅层的缺陷(defect)。因此，可以改善多晶硅层结晶及缺陷的不均匀性，使得所有像素TFT中多晶硅通道层的特性相同。因此，进而使得所有像素的TFT的特性相同，避免有机发光二极管显示面板于运作时产生明亮不均的条纹现象(line mura)。如此一来，可以大大地提升有机发光二极管显示面板的显示质量，增加消费者对于OLED显示面板的好印象。
其中，掺杂于第一多晶硅通道层14中的第一掺杂原子可以是电中性原子，还可包含惰性气体及/或IVA族。例如，第一掺杂原子选自于氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)及氡(Rn)所组成的族群中至少一掺杂原子及其任意组合的掺杂原子。第一掺杂原子选自于碳(IC)、硅(Si)、锗(Ge)、锡(Sn)及铅(Pb)所组成的族群中至少一掺杂原子及其任意组合的掺杂原子。第一掺杂原子亦可选自于惰性气体及IVA族的组合。但本实施例的技术并不局限在此，例如，第一掺杂原子可选自于周期表IIIA族及VA族以外的电中性掺杂原子，即第一掺杂原子不是选自于周期表IIIA族及VA族。另外，第一掺杂原子在第一多晶硅通道层14中的掺杂浓度为1011～1015原子个数/平方厘米(atoms/cm2)，亦可大于1012原子个数/平方厘米。上述的第一多晶硅通道层14可由一多晶硅层被掺杂第一掺杂原子后完成，而多晶硅层可由一非晶硅层透过热处理后而结晶完成。例如，非晶硅层可以透过激光回火(laserannealing)法熔融而结晶成多晶硅层，激光回火法可透过一准分子激光(excimer laser)扫描且熔融非晶硅层。
在本实施例中，于制造第一薄膜晶体管T1的过程中，首先以准分子激光回火(excimer laser annealing，ELA)结晶技术将非晶硅层熔融而结晶为多晶硅层。接着，掺杂一定量的第一掺杂原子于多晶硅层，以完成上述的第一多晶硅通道层14。
在本实施例中，第一薄膜晶体管T1还包括一第一栅极G1、一第一源极S1及一第一漏极D1。第一源极S1及第一漏极D1设置于第一多晶硅通道层14之上，并对应地与第一多晶硅通道层14的二端电连接。第一栅极G1设置于第一多晶硅通道层14之上，并位于第一源极S1及第一漏极D1之间。其中，第一源极S1及第一漏极D1分别透过重掺杂N型层(N+)与多晶硅通道层14欧姆性接触且电连接。
再者，有机发光二极管显示面板10还包括一第一扫描线SL1、一第二扫描线SL2、一第一数据线DL1、一第二数据线DL2、一第二薄膜晶体管T2。第一扫描线SL1及第二扫描线SL2平行地设置于基板11之上，第一数据线DL1及第二数据线DL2平行地设置于基板11之上，并与第一扫描线SL1及第二扫描线SL2相互垂直，而交错地定义出像素13。第二薄膜晶体管T2设置于像素13内，并包含一第二栅极G2、一第二源极S2、一第二漏极D2及一第二多晶硅通道层22。第二源极S2及第二漏极D2对应地设置于第二多晶硅通道层22的二端，并透过N+与第二多晶硅通道层22的二端欧姆性接触且电连接。第二栅极G2与第一扫描线SL1电连接，第二源极S2与第一数据线DL1电连接，第二漏极D2与第一栅极G1电连接。
其中，第二多晶硅通道层22中还可掺杂有一非IIIA族及非VA族的第二掺杂原子。第二掺杂原子在第二多晶硅通道层22中的掺杂浓度与第一掺杂原子在第一多晶硅通道层14中的掺杂浓度相同或不同。第一掺杂原子在第一多晶硅通道层14中的掺杂浓度可大于第二掺杂原子在第二多晶硅通道层22中的掺杂浓度。第二掺杂原子可以是电中性原子，还可包含惰性气体及/或IVA族。例如，第二掺杂原子各选自于氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)及氡(Rn)所组成的族群中至少一及其任意组合。第二掺杂原子选自于碳(IC)、硅(Si)、锗(Ge)、锡(Sn)及铅(Pb)所组成的族群中至少一掺杂原子及其任意组合的掺杂原子。第二掺杂原子亦可选自于惰性气体及IVA族的组合。第一掺杂原子与第二掺杂原子相同或不同。第二掺杂原子可选自于周期表IIIA族及VA族以外的电中性掺杂原子。再者，上述的第二多晶硅通道层22可由一多晶硅层被掺杂第二掺杂原子后完成，而多晶硅层可由一非晶硅层透过热处理后而结晶完成。例如，非晶硅层可以透过激光回火(laserannealing)法熔融而结晶成多晶硅层，激光回火法可透过一准分子激光(excimer laser)扫描且熔融非晶硅层。
又，有机发光二极管显示面板10还包括一储存电容Cs及一有机电激发光元件(organic electroluminescent device，OELD)25。储存电容Cs设置于像素13内，储存电容Cs的一端电连接于第一栅极G1及第二漏极D2之间，储存电容Cs的另一端电连接于第一源极S1及一第一固定电压Vdd之间。有机电激发光元件25设置于像素13内，用以与第一漏极D1及一第二固定电压Vss电连接。
本实施例所属技术领域中的技术人员亦可以明了本实施例的技术并不局限在此。例如，有机发光二极管显示面板10还包括一绝缘层18，绝缘层18设置于第一多晶硅通道层14、第二多晶硅通道层22及基板11之间。此外，有机发光二极管显示面板10还包括一绝缘层19，绝缘层19设置于第一栅极G1、第二栅极G2及第一多晶硅通道层14之间。绝缘层18及19包含氧化物、氮化物、氮氧化物，氮化硅或氧化氮。
至于有机电激发光元件25的细部结构在此作个简单说明，但本实施例的技术并不局限在此。有机电激发光元件25至少包含一阳极26、一阴极27及一有机材料层28，有机材料层28设置于阳极26及阴极27之间。阳极26与第一漏极D1电连接，阴极27可以可接地或被施加一固定电压。有机材料层28可包含一空穴源、一电子源及一发光层，发光层设置于空穴源及电子源之间。空穴源邻接阳极26，且电子源邻接阴极27。
在本实施例中，有机发光二极管显示面板10还包括一基板21，基板21与11同时透过框胶(sealant)而平行组装，以将像素13、第一薄膜晶体管T1、第二薄膜晶体管T2、储存电容Cs及有机电机发光元件25密封且与外界隔绝。其中，基板11及21包含玻璃基板、塑料基板、陶瓷基板或可挠性基板。
虽然本实施例以栅极在上(top gate)的TFT结构作说明，但本实施例的多晶硅通道层中掺杂有非IIIA族及非VA族的掺杂原子的技术亦可应用于栅极在下(bottom gate)或双栅极(dual gates)的TFT结构上。
本实施例即是在非晶硅层透过准分子激光回火(excimer laser annealing，ELA)熔融多晶硅层而结晶成多晶硅层(即ELA结晶技术)后，利用非IIIA族及非VA族的掺杂原子掺杂多晶硅层而形成多晶硅通道层的技术来调整原先多晶硅层的缺陷浓度。因非IIIA族及非VA族的掺杂原子的掺杂能量及浓度可以很精准的控制，故TFT的特性可以有效的被控制。而掺杂技术所提供的均匀性可以改善ELA结晶所产生的不均匀性，进而改善明暗不均的条纹效应。下表为OLED显示面板的沟道层中缺陷浓度改善的示意范例，以整个OLED显示面板来比较有无掺杂非IIIA族及非VA族的掺杂原子的结果，但本实施例的技术并不局限在此。
上表可以看出，在无掺杂非IIIA族及非VA族的掺杂原子的传统OLED显示面板中，其有无条纹区域的缺陷比率为10倍。在本实施例的OLED显示面板中，其掺杂非IIIA族及非VA族的掺杂原子于无条纹区域后虽然增加了非ⅢA族及非VA族的掺杂原子杂质浓度10倍，但其有无条纹区域的缺陷比率经由一经过计算的非IIIA族及非VA族的掺杂原子掺杂后，可以由10倍改善到1.67倍。故用适量的非IIIA族及非VA族的掺杂原子掺杂可以均匀化沟道质量(channel quality)，使所有像素的TFT的多晶硅通道层的特性相同，并有效的改善ELA结晶及缺陷的不均匀性。因此，进而使得所有像素的TFT的特性相同。
本实施例于不同非IIIA族及非VA族的掺杂原子的掺杂浓度时的OLED显示面板表现上，在非IIIA族及非VA族的掺杂原子的掺杂浓度为1.5×1012/cm2的条件仍有line mura的效应，但比标准条件轻微一些。
而非IIIA族及非VA族的掺杂原子的掺杂浓度为1.5×1013/cm2时，可看到已无line mura的现象。此适当调整非IIIA族及非VA族的掺杂原子的掺杂浓度应可以改善line mura现象，因为非IIIA族及非VA族的掺杂原子的掺杂效应主导了沟道质量(channel quality)的表现，而非原先由ELA结晶技术来决定沟道质量。
当掺杂前的多晶硅层的晶粒大小(grain size)介于0.1～10微米(μm)，而掺杂前的多晶硅层的晶界缺陷浓度(grain boundary defect density)大于1011缺陷个数/平方厘米，且多晶硅层于5μm范围内最厚及最薄的厚度相差100埃()以上(即多晶硅层突起的高度)时，非IIIA族及非VA族的第一掺杂原子掺杂于第一多晶硅通道层14中的浓度可以大于1012原子个数/平方厘米。因此，本实施例可视多晶硅层的晶粒大小、晶界缺陷浓度及多晶硅层突起的高度适当地调整非IIIA族及非VA族的掺杂原子掺杂于多晶硅层中的浓度，以形成所需要的多晶硅通道层。
实施例二请参照图3，其绘示乃依照本发明的实施例二的多晶硅通道层的形成方法的流程图。如图3所示，首先，在步骤31中，提供一基板，基板之上具有一非晶硅层。接着，进入步骤32中，热处理非晶硅层，以形成一多晶硅层。然后，进入步骤33中，掺杂一非IIIA族及非VA族的掺杂原子于多晶硅层中，以形成一多晶硅通道层。其中，掺杂原子可以是电中性原子，还包括惰性气体及/或IVA族。例如，掺杂原子选自于氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)及氡(Rn)所组成的族群中至少一及其任意组合，非选自于周期表IIIA族及VA族。掺杂原子选自于碳(IC)、硅(Si)、锗(Ge)、锡(Sn)及铅(Pb)所组成的族群中至少一掺杂原子及其任意组合的掺杂原子。掺杂原子亦可选自于惰性气体及IVA族的组合。此外，掺杂原子在多晶硅通道层中的掺杂浓度为1011～1015原子个数/平方厘米，更可大于1012原子个数/平方厘米。此外，亦可透过激光回火法热处理非晶硅层，例如，以一准分子激光步进扫描且熔融非晶硅层，以形成多晶硅层(即所谓的ELA结晶技术)。
本实施例于热处理非晶硅层后所结晶成的多晶硅层(例如以ELA结晶技术所形成的多晶硅层)中掺杂非IIIA族及非VA族的掺杂原子(例如是惰性气体)的设计，可以将多晶硅层中的缺陷均匀化，且改善多晶硅结晶及缺陷的不均匀性。如此一来，可以避免后续工艺所完成的有机发光二极管显示面板于运作时产生明亮不均的条纹现象(line mura)，大大地提升有机发光二极管显示面板的显示质量。
实施例三请同时参照图4～5H，图4绘示乃依照本发明的实施例三的多晶硅通道层的形成方法的流程图，图5A～5H绘示乃本发明的实施例三的多晶硅通道层的工艺剖面图。如图4所示，首先，在步骤41中，提供一基板11，基板11之上具有一第一多晶硅层24a及一第二多晶硅层24b。至于第一多晶硅层24a及第二多晶硅层24b形成于基板11上的方式在此简单说明如下，但本实施例的技术并不局限在此。如图5A所示，提供基板11，基板11之上具有一非晶硅层23。接着，热处理非晶硅层23，以形成一多晶硅层24，如图5B所示。在此，亦可透过激光回火法热处理非晶硅层23，例如，以一准分子激光53沿着图5A的箭头54的方向步进扫描且熔融非晶硅层23，以逐步结晶成多晶硅层24。然后，如图5C所示，去除部分的多晶硅层24，以形成第一多晶硅层24a及第二多晶硅层24b。但，本实施例形成上述第一多晶硅层24a及第二多晶硅层24b的技术并不局限在此。
待第一多晶硅层24a及第二多晶硅层24b形成于基板11上后，进入步骤42中，如图5D所示，以一第一光掩模51遮住基板11。第一光掩模51具有一第一开口51a，第一开口51a暴露第一多晶硅层24a。
然后，进入步骤43中，如图5E所示，掺杂一非IIIA族及非VA族的第一掺杂原子A1于第一多晶硅层24a中，以形成一第一多晶硅通道层14。第一掺杂原子A1可以是电中性原子，还包括惰性气体及/或IVA族。其中，第一掺杂原子A1选自于氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)及氡(Rn)所组成的族群中至少一及其任意组合。第一掺杂原子A1选自于碳(IC)、硅(Si)、锗(Ge)、锡(Sn)及铅(Pb)所组成的族群中至少一掺杂原子及其任意组合的掺杂原子。第一掺杂原子A1亦可选自于惰性气体及IVA族的组合。第一掺杂原子A1在第一多晶硅通道层14中的掺杂浓度为1011～1015原子个数/平方厘米。在步骤43中，亦可使用第一掺杂原子A1为掺杂物来源，透过离子注入法将第一掺杂原子A1掺杂于第一多晶硅层24a中。
接着，进入步骤44中，如图5F所示，移除第一光掩模51且以一第二光掩模52遮住基板11。第二光掩模52具有一第二开口52a，第二开口52a暴露第二多晶硅层24b。
然后，进入步骤45中，如图5G所示，掺杂一非IIIA族及非VA族的第二掺杂原子A2于第二多晶硅层24b中，以形成一第二多晶硅通道层22。第二掺杂原子A2可以是电中性原子，还包括惰性气体及/或IVA族。其中，第二掺杂原子A2在第二多晶硅通道层22中的掺杂浓度与第一掺杂原子A1在第一多晶硅通道层14中的掺杂浓度相同或不同。第一掺杂原子A1在第一多晶硅通道层14中的掺杂浓度大于第二掺杂原子A2在第二多晶硅通道层22中的掺杂浓度。第二掺杂原子选自于氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)及氡(Rn)所组成的族群中至少一及其任意组合。第二掺杂原子A2选自于碳(IC)、硅(Si)、锗(Ge)、锡(Sn)及铅(Pb)所组成的族群中至少一掺杂原子及其任意组合的掺杂原子。第二掺杂原子A2亦可选自于惰性气体及IVA族的组合。第一掺杂原子A1及第二掺杂原子A2可以相同或不同。在步骤45中，亦可使用第二掺杂原子A2为掺杂物来源，透过离子注入法将第二掺杂原子A2掺杂于第二多晶硅层24b中。接着，进入步骤46中，如图5H所示，移除第二光掩模52。
本实施例所属技术领域中的技术人员亦可以明了本实施例的技术并不局限在此。例如，于第一多晶硅层24a及第二多晶硅层24b形成于基板11上后，更可覆盖一层薄牺牲层(如二氧化硅，SiO2)于第一多晶硅层24a及第二多晶硅层24b上。此外。于第二掺杂原子A2掺杂于第二多晶硅层24b后，使用稀氢氟酸(dilute HF)去除上述的牺牲层。在此，牺牲层可以做第一掺杂原子A1及第二掺杂原子A2分别掺杂于第一多晶硅层24a及第二多晶硅层24b时的缓冲层，以降低第一掺杂原子A1及第二掺杂原子A2掺杂时分别对第一多晶硅层24a及第二多晶硅层24b的表面的破坏。
实施例四请同时参照图6～7H，图6绘示乃依照本发明的实施例四的多晶硅通道层的形成方法的流程图，图7A～7H绘示乃本发明的实施例四的多晶硅通道层的工艺剖面图。如图6所示，首先，在步骤61中，提供一基板11，基板11之上具有一第一多晶硅层24a及一第二多晶硅层24b。至于第一多晶硅层24a及第二多晶硅层24b形成于基板11上的方式图7A～7C所示，已于实施例二中说明过，在此不再赘述。
接着，进入步骤62中，如图7D所示，以一第一光掩模71遮住基板11。第一光掩模71具有一第一开口71a及一第二开口71b，第一开口71a及第二开口71b分别暴露第一多晶硅层24a及第二多晶硅层24b。
然后，进入步骤63中，如图7E所示，掺杂一非IIIA族及非VA族的第一掺杂原子A3于第一多晶硅层24a及第二多晶硅层24b中，以分别形成一第三多晶硅通道层24c及一第二多晶硅通道层22。第一掺杂原子A3可以是电中性原子，还包括惰性气体及/或IVA族。其中，第一掺杂原子A3于第二多晶硅通道层22中的掺杂浓度与第一掺杂原子A3于第三多晶硅通道层24c中的掺杂浓度相同。第一掺杂原子A3选自于氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)及氡(Rn)所组成的族群中至少一及其任意组合。第一掺杂原子A3选自于碳(IC)、硅(Si)、锗(Ge)、锡(Sn)及铅(Pb)所组成的族群中至少一掺杂原子及其任意组合的掺杂原子。第一掺杂原子A3亦可选自于惰性气体及IVA族的组合。在步骤63中，使用第一掺杂原子A3为掺杂物来源，透过离子注入法将第一掺杂原子A3掺杂于第一多晶硅层24a及第二多晶硅层24b中。
接着，进入步骤64中，如图7F所示，移除第一光掩模71且以一第二光掩模72遮住基板11。第二光掩模72具有一第三开口72a，第三开口72a暴露第三多晶硅通道层24c。
然后，进入步骤65中，如图7G所示，掺杂一非IIIA族及非VA族的第二掺杂原子A4于第三多晶硅通道层24c中，以形成一第一多晶硅通道层14。第二掺杂原子A4可以是电中性原子，还包括惰性气体及/或IVA族。其中，第一掺杂原子A3及第二掺杂原子A4在第一多晶硅通道层14中的总掺杂浓度与第一掺杂原子A3在第二多晶硅通道层22中的掺杂浓度相同或不同。例如，第一掺杂原子A3及第二掺杂原子A4在第一多晶硅通道层14中的总掺杂浓度大于第一掺杂原子A3在第二多晶硅通道层22中的掺杂浓度。第一掺杂原子A3及及第二掺杂原子A4在第一多晶硅通道层14中的总掺杂浓度为1011～1015原子个数/平方厘米，或者是大于1012原子个数/平方厘米。第二掺杂原子A4选自于氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)及氡(Rn)所组成的族群中至少一及其任意组合。第二掺杂原子A4选自于碳(IC)、硅(Si)、锗(Ge)、锡(Sn)及铅(Pb)所组成的族群中至少一掺杂原子及其任意组合的掺杂原子。第二掺杂原子A4亦可选自于惰性气体及IVA族的组合。第一掺杂原子A3及第二掺杂原子A4可以相同或不同。在步骤65中，亦可使用第二掺杂原子A4为掺杂物来源，透过离子注入法将第二掺杂原子A4掺杂于第三多晶硅通道层24c中。接着，进入步骤66中，如图7H所示，移除第二光掩模72。
本发明上述实施例所揭露的有机发光二极管显示面板及其多晶硅通道层的形成方法，其于热处理非晶硅层后所结晶成的多晶硅层(例如以ELA结晶技术所形成的多晶硅层)中掺杂原子的设计，可以均匀化多晶硅层的缺陷。因此，可以改善多晶硅层结晶及缺陷的不均匀性，使得所有像素的TFT的多晶硅通道层的特性相同。因此，进而使得所有像素的TFT的特性相同，避免有机发光二极管显示面板于运作时产生明亮不均的条纹现象。如此一来，大大地提升有机发光二极管显示面板的显示质量。
综上所述，虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
权利要求
1.一种有机发光二极管显示面板，包括基板；像素，设置于该基板之上；以及第一薄膜晶体管，设置于该像素内，并包含第一多晶硅通道层，该第一多晶硅通道层中掺杂有非IIIA族及非VA族的第一掺杂原子。
2.如权利要求1所述的面板，其中该第一掺杂原子为电中性原子。
3.如权利要求2所述的面板，其中该第一掺杂原子包含惰性气体及/或IVA族。
4.如权利要求3所述的面板，其中该第一掺杂原子选自于氦、氖、氩、氪、氙及氡所组成的族群中至少一及其任意组合。
5.如权利要求1所述的面板，其中该第一掺杂原子在该第一多晶硅通道层中的掺杂浓度为1011～1015原子个数/平方厘米。
6.如权利要求1所述的面板，其中该第一薄膜晶体管还包括第一栅极、第一源极及第一漏极，该第一源极及该第一漏极对应地与该第一多晶硅通道层的二端电连接，该第一源极与第一固定电压电连接，该有机发光二极管显示面板还包括第一扫描线及第二扫描线，相互平行地设置于该基板之上；第一数据线及第二数据线，相互平行地设置于该基板之上，并与该第一扫描线及该第二扫描线相互垂直地交错，而定义该像素；以及第二薄膜晶体管，设置于该像素内，并包含第二栅极、第二源极、第二漏极及第二多晶硅通道层，该第二源极及该第二漏极对应地与该第二多晶硅通道层的二端电连接，该第二栅极与该第一扫描线电连接，该第二源极与该第一数据线电连接，该第二漏极与该第一栅极电连接。
7.如权利要求6所述的面板，其中该第二多晶硅通道层中掺杂有非IIIA族及非VA族的第二掺杂原子，该第二掺杂原子在该第二多晶硅通道层中的掺杂浓度与该第一掺杂原子在该第一多晶硅通道层中的掺杂浓度相同或不同。
8.如权利要求7所述的面板，其中该第一掺杂原子及该第二掺杂原子为电中性原子。
9.如权利要求8所述的面板，其中该第一掺杂原子及该第二掺杂原子包含惰性气体及/或IVA族。
10.如权利要求9所述的面板，其中该第一掺杂原子及该第二掺杂原子各选自于氦、氖、氩、氪、氙及氡所组成的族群中至少一及其任意组合。
11如权利要求7所述的面板，其中该第一掺杂原子在该第一多晶硅通道层中的掺杂浓度大于该第二掺杂原子在该第二多晶硅通道层中的掺杂浓度。
12.如权利要求11所述的面板，其中该第一掺杂原子在该第一多晶硅通道层中的掺杂浓度为1011～1015原子个数/平方厘米。
13.如权利要求6所述的面板，还包括储存电容，设置于该像素内，该储存电容的一端电连接于该第二漏极及该第一栅极之间，该储存电容的另一端电连接于该第一源极及该第一固定电压之间。
14.如权利要求6所述的面板，还包括有机电激发光元件，设置于该像素内，用以与该第一漏极及第二固定电压电连接。
15.一种多晶硅通道层的形成方法，包括提供基板，该基板之上具有非晶硅层；热处理该非晶硅层，以形成多晶硅层；以及掺杂非IIIA族及非VA族的掺杂原子于该多晶硅层中，以形成多晶硅通道层。
16.如权利要求15所述的方法，其中该掺杂原子为电中性原子。
17.如权利要求16所述的方法，其中该掺杂原子包含惰性气体及/或IVA族。
18.如权利要求17所述的方法，其中该掺杂原子选自于氦、氖、氩、氪、氙及氡所组成的族群中至少一及其任意组合。
19.如权利要求15所述的方法，其中该掺杂原子在该多晶硅通道层中的掺杂浓度为1011～1015原子个数/平方厘米。
20.一种多晶硅通道层的形成方法，包括提供基板，该基板之上具有第一多晶硅层及第二多晶硅层；以第一光掩模遮住该基板，该第一光掩模具有第一开口暴露该第一多晶硅层；以及掺杂非IIIA族及非VA族的第一掺杂原子于该第一多晶硅层中，以形成第一多晶硅通道层。
21.如权利要求20所述的方法，其中该第一掺杂原子为电中性原子。
22.如权利要求21所述的方法，其中该第一掺杂原子包含惰性气体及/或IVA族。
23.如权利要求22所述的方法，其中该第一掺杂原子选自于氦、氖、氩、氪、氙及氡所组成的族群中至少一及其任意组合。
24.如权利要求20所述的方法，其中该第一掺杂原子在该第一多晶硅通道层中的掺杂浓度为1011～1015原子个数/平方厘米。
25.如权利要求20所述的方法，还包括移除该第一光掩模且以第二光掩模遮住该基板，该第二光掩模具有第二开口暴露该第二多晶硅层；以及掺杂非IIIA族及非VA族的第二掺杂原子于该第二多晶硅层中，以形成第二多晶硅通道层，该第二掺杂原子在该第二多晶硅通道层中的掺杂浓度与该第一掺杂原子在该第一多晶硅通道层中的掺杂浓度相同或不同。
26.如权利要求25所述的方法，其中该第一掺杂原子该第二掺杂原子为电中性原子。
27.如权利要求26所述的方法，其中该第一掺杂原子及该第二掺杂原子包含惰性气体及/或IVA族。
28.如权利要求27所述的方法，其中该第一掺杂原子及该第二掺杂原子各选自于氦、氖、氩、氪、氙及氡所组成的族群中至少一及其任意组合。
29.如权利要求25所述的方法，其中该第一掺杂原子在该第一多晶硅通道层中的掺杂浓度大于该第二掺杂原子在该第二多晶硅通道层中的掺杂浓度。
30.如权利要求29所述的方法，其中该第一掺杂原子在该第一多晶硅通道层中的掺杂浓度为1011～1015原子个数/平方厘米。
31.如权利要求20所述的方法，其中该提供该基板的步骤包括提供该基板，该基板之上具有非晶硅层；热处理该非晶硅层，以形成多晶硅层；以及去除部分的该多晶硅层，以形成该第一多晶硅层及该第二多晶硅层。
32.一种多晶硅通道层的形成方法，包括提供基板，该基板之上具有第一多晶硅层及第二多晶硅层；以第一光掩模遮住该基板，该第一光掩模具有第一开口及第二开口分别暴露该第一多晶硅层及该第二多晶硅层；掺杂非IIIA族及非VA族的第一掺杂原子于该第一多晶硅层及该第二多晶硅层中，以分别形成第一多晶硅通道层及第二多晶硅通道层，该第一掺杂原子在该第一多晶硅通道层中的掺杂浓度与该第一掺杂原子在该第二多晶硅通道层中的掺杂浓度相同；移除该第一光掩模且以第二光掩模遮住该基板，该第二光掩模具有第三开口暴露该第一多晶硅通道层；以及掺杂第二掺杂原子于该第一多晶硅通道层中，以形成第三多晶硅通道层，该第一掺杂原子及该第二掺杂原子在该第三多晶硅通道层中的总掺杂浓度大于该第一掺杂原子在该第二多晶硅通道层中的掺杂浓度。
33.如权利要求32所述的方法，其中该第一掺杂原子该第二掺杂原子为电中性原子。
34.如权利要求33所述的方法，其中该第一掺杂原子及该第二掺杂原子包含惰性气体及/或IVA族。
35.如权利要求34所述的方法，其中该第一掺杂原子及该第二掺杂原子各选自于氦、氖、氩、氪、氙及氡所组成的族群中至少一及其任意组合。
36.如权利要求32所述的方法，其中该第一掺杂原子及该第二掺杂原子在该第三多晶硅通道层中的总掺杂浓度为1011～1015原子个数/平方厘米。
37.如权利要求32所述的方法，其中该提供该基板的步骤包括提供该基板，该基板之上具有非晶硅层；热处理该非晶硅层，以形成多晶硅层；以及去除部分的该多晶硅层，以形成该第一多晶硅层及该第二多晶硅层。
全文摘要
本发明涉及一种多晶硅通道层及其形成方法。首先，提供一基板，基板之上具有一多晶硅层。接着，掺杂一非IIIA族及非VA族的掺杂原子于多晶硅层中，以形成一多晶硅通道层。
文档编号H01L21/336GK1828927SQ20061000607
公开日2006年9月6日 申请日期2006年1月24日 优先权日2006年1月24日
发明者林俊仪, 陈明炎 申请人:友达光电股份有限公司