专利名称：非挥发性内存的布局结构的制作方法
技术领域：
本发明是有关于一种半导体组件的布局结构，且特别是有关于一种非挥发性内存的布局结构。
背景技术：
随着科技日新月异的发展，当计算机微处理器的功能越来越强，软件所进行的程序与运算越来越庞大时，内存的需求也就越来越高，特别是关于对内存组件的布局准则(layout rules)的准确性的要求，为了制造满足这种需求的趋势，提高制作内存组件的技术，已成为半导体科技持续往高积集度挑战的驱动力。
一般而言，在整个内存数组的制造过程中，存在有许多的变异因素，会对制程的良率及其可靠度造成不良的影响。举例来说，由于黄光制程的限制，会使得内存数组的边缘区域的组件与其中心区域组件的关键尺寸(Critical Dimension，CD)产生偏差(bias)，直接或间接造成缺陷(如漏电流、短路等)，影响制程的良率及其可靠度。因此，如何避免上述因制程限制而衍生的种种问题，一直是业界所致力发展的方向。
发明内容
本发明的目的在于提供一种非挥发性内存的布局结构，能够避免前述关键尺寸偏差的问题，且可提高黄光制程窗口，并能够节省布局空间。
为实现上述目的，本发明提供的非挥发性内存的布局结构，包括一基底，该基底中具有一隔离结构，且该隔离结构定义出一主动区；行方向的多数条埋入式位线，位于该主动区的该基底中；作为记忆胞的多数个晶体管，位于该些埋入式位线之间的该基底上，且排列成二维数组；列方向的多数条字符线，其中每一字符线串联同一列的该些晶体管；至少二条虚拟字符线，分别位于该主动区两侧的该隔离结构上，且与该些字符线平行排列；以及多数个位线接触窗，位于该些虚拟字符线与该些字符线之间的该些埋入式位在线。
所述的非挥发性内存的布局结构，其中还包括多数个字符线接触窗，交替配置于该些字符线的第一端与第二端。
所述的非挥发性内存的布局结构，其中每一该些隔离结构包括浅沟渠隔离结构或场氧化层。
所述的非挥发性内存的布局结构，其中每一该些埋入式位线包括一掺杂区。
所述的非挥发性内存的布局结构，其中该些字符线以及该二虚拟字符线的材质包括掺杂多晶硅。
本发明另提出一种非挥发性内存的布局结构，其包括一基底，该基底中具有一隔离结构，且该隔离结构定义出一主动区；行方向的多数条埋入式位线，位于该主动区的该基底中；
作为记忆胞的多数个晶体管，位于该些埋入式位线之间的该基底上，且排列成二维数组；列方向的多数条字符线，其中每一字符线串联同一列的该些晶体管；多数个位线接触窗，位于该些字符线之间的该些埋入式位在线；以及至少二条虚拟字符线，分别位于该主动区两侧的该隔离结构上，且与该些字符线平行排列。
所述的非挥发性内存的布局结构，其中还包括多数个字符线接触窗，交替配置于该些字符线的第一端与第二端。
所述的非挥发性内存的布局结构，其中每一该些隔离结构包括浅沟渠隔离结构或场氧化层。
所述的非挥发性内存的布局结构，其中每一该些埋入式位线包括一掺杂区。
所述的非挥发性内存的布局结构，其中该些字符线以及该二虚拟字符线的材质包括掺杂多晶硅。
换言之，本发明提供的非挥发性内存的布局结构，其包括基底、行方向的多条埋入式位线、作为记忆胞的多个晶体管、列方向的多条字符线、多个位线接触窗以及至少二条虚拟字符线。其中，基底中具有一隔离结构，且隔离结构定义出一主动区。埋入式位线位于主动区的基底中。晶体管位于各埋入式位线之间的基底上，且排列成二维数组。每一条字符线串联同一列的晶体管。至少二条虚拟字符线分别位于主动区两侧的隔离结构上，且与字符线平行排列。另外，位线接触窗位于虚拟字符线与字符线之间的埋入式位在线依照本发明的较佳实施例所述，上述布局结构更可包括多个字符线接触窗，交替配置于各字符线的第一端与第二端。
依照本发明的较佳实施例所述，上述的隔离结构例如是浅沟渠隔离结构或场氧化层。
依照本发明的较佳实施例所述，上述的每一埋入式位线例如是一掺杂区。
依照本发明的较佳实施例所述，上述的字符线以及虚拟字符线的材质例如是掺杂多晶硅。
本发明另提出一种非挥发性内存的布局结构，其包括基底、行方向的多条埋入式位线、作为记忆胞的多个晶体管、列方向的多条字符线、多个位线接触窗以及至少二条虚拟字符线。其中，基底中具有一隔离结构，且隔离结构定义出一主动区。埋入式位线位于主动区的基底中。晶体管位于各埋入式位线之间的基底上，且排列成二维数组。每一条字符线串联同一列的晶体管。位线接触窗位于字符线之间的埋入式位在线。另外，至少二条虚拟字符线分别位于主动区两侧的隔离结构上，且与字符线平行排列。
依照本发明的较佳实施例所述，上述布局结构更可包括多个字符线接触窗，交替配置于各字符线的第一端与第二端。
依照本发明的较佳实施例所述，上述的隔离结构例如是浅沟渠隔离结构或场氧化层。
依照本发明的较佳实施例所述，上述的每一埋入式位线例如是一掺杂区。
依照本发明的较佳实施例所述，上述的字符线以及虚拟字符线的材质例如是掺杂多晶硅。
本发明的布局结构是于隔离结构上配置虚拟字符线，因此可避免主动区的边缘区域的字符线与其中心区域的字符线的关键尺寸产生偏差的问题。另外，本发明的虚拟字符线是配置于隔离结构上，而非主动区上，因此不会占用组件的使用面积，可节省制程成本。此外，本发明的虚拟字符线下方不会形成晶体管，因此不会产生漏电流的问题或其它衍生效应，而且也不会对组件的电性效能造成影响。
图1为依照本发明一实施例所绘示的非挥发性内存的布局结构的上视图。
图2为依照本发明另一实施例所绘示的非挥发性内存的布局结构的上视图。
具体实施例方式
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
图1为依照本发明一实施例所绘示的非挥发性内存的布局结构的上视图。在图1中每一记忆胞列中具有3个记忆胞，然本发明并不限定于此。
请参照图1，本实施例的非挥发性内存的布局结构主要包括有基底100、行方向的多条埋入式位线(buried bit line)102、作为记忆胞的多个晶体管104、列方向的多条字符线(word line)106以及虚拟字符线(dummy wordline)108。其中，行方向通常与列方向垂直。基底100中具有一隔离结构110，以定义出主动区112。此隔离结构110例如是浅沟渠隔离结构(shallowtrench isolation，STI)或场氧化层(field oxide，FOX)。埋入式位线102配置于主动区112的基底100中，其中每一条埋入式位线102例如是一掺杂区。另外，晶体管104位于各埋入式位线102之间的基底100上，且排列成二维数组(2D array)。每一个晶体管104作为一记忆胞，其可包括一条字符线106下方的一闸极结构及与其相邻的二埋入式位线102的一部分(作为源/汲极区)，或是包括一条字符线106的位于二相邻埋入式位线102之间的部分(作为闸极)及此二埋入式位线102的一部分(作为源/汲极区)。
另外，每一条字符线106串联同一列的各晶体管104。字符线106的材质例如是掺杂多晶硅。另外，有多个位线接触窗114配置于主动区112边缘的埋入式字符线102上，而与埋入式位线102电性连接。本实施例的非挥发性内存的布局结构还可包括多个字符线接触窗116，其是交替配置于隔离结构110上的字符线106的第一端与第二端，用以电性连接字符线106至上层的金属导线(未绘示)。
此外，虚拟字符线108至少有二条，分别位于主动区112两侧的隔离结构110上，且与字符线106平行排列。此虚拟字符线108的材质例如是掺杂多晶硅。另外，上述配置于主动区112边缘的埋入式字符线102上的位线接触窗114即是位于虚拟字符线108与字符线106之间。
值得详细说明的是，除了可避免主动区的边缘区域的字符线与其中心区域的字符线的关键尺寸(critical dimension，CD)产生偏差(bias)的问题的外，本发明的虚拟字符线是配置于隔离结构上，而非主动区上，因此不会占用组件的使用面积，可节省制程成本。
另一方面，本发明的虚拟字符线是配置于隔离结构上，在虚拟字符线下方不会形成晶体管，因此不会产生漏电流(leakage)的问题或其它衍生效应(side-effect)，而且也不会对组件的电性效能造成影响。
图2为依照本发明另一实施例所绘示的非挥发性内存的布局结构的上视图。在图2中，与图1相同的构件是以同样标号表示。
请参照图2，此另一实施例与上述实施例不同的是，其位线接触窗114a是位于字符线106之间的埋入式位线102上，而非配置于主动区112边缘虚拟字符线108与字符线106之间的埋入式字符线102上。因此，虚拟字符线108与字符线106之间的距离可较为缩短，因此可提高黄光制程窗口(window)。
综上所述，本发明至少具有下列优点1.本发明的布局结构可避免主动区的边缘区域的字符线与其中心区域的字符线的关键尺寸产生偏差的问题。
2.本发明的布局结构简单而不繁杂，其是将虚拟字符线是配置于隔离结构上，而非主动区上，因此不会占用组件的使用面积，可节省制程成本。
3.本发明的布局结构在虚拟字符线下方并未配置有晶体管，因此不会产生漏电流的问题或其它衍生效应，而且也不会对组件的电性效能造成影响。
4.本发明的布局结构还可将位线接触窗仅配置于字符线之间的埋入式位在线，因此可提高黄光制程窗口。
虽然本发明已以较佳实施例描述如上，然其并非用以限定本发明，任何熟习此技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视申请专利范围所界定内容为准。
权利要求
1.一种非挥发性内存的布局结构，包括一基底，该基底中具有一隔离结构，且该隔离结构定义出一主动区；行方向的多数条埋入式位线，位于该主动区的该基底中；作为记忆胞的多数个晶体管，位于该些埋入式位线之间的该基底上，且排列成二维数组；列方向的多数条字符线，其中每一字符线串联同一列的该些晶体管；至少二条虚拟字符线，分别位于该主动区两侧的该隔离结构上，且与该些字符线平行排列；以及多数个位线接触窗，位于该些虚拟字符线与该些字符线之间的该些埋入式位在线。
2.如权利要求1所述的非挥发性内存的布局结构，其中还包括多数个字符线接触窗，交替配置于该些字符线的第一端与第二端。
3.如权利要求1所述的非挥发性内存的布局结构，其中每一该些隔离结构包括浅沟渠隔离结构或场氧化层。
4.如权利要求1所述的非挥发性内存的布局结构，其中每一该些埋入式位线包括一掺杂区。
5.如权利要求1所述的非挥发性内存的布局结构，其中该些字符线以及该二虚拟字符线的材质包括掺杂多晶硅。
6.一种非挥发性内存的布局结构，包括一基底，该基底中具有一隔离结构，且该隔离结构定义出一主动区；行方向的多数条埋入式位线，位于该主动区的该基底中；作为记忆胞的多数个晶体管，位于该些埋入式位线之间的该基底上，且排列成二维数组；列方向的多数条字符线，其中每一字符线串联同一列的该些晶体管；多数个位线接触窗，位于该些字符线之间的该些埋入式位在线；以及至少二条虚拟字符线，分别位于该主动区两侧的该隔离结构上，且与该些字符线平行排列。
7.如权利要求6所述的非挥发性内存的布局结构，其中还包括多数个字符线接触窗，交替配置于该些字符线的第一端与第二端。
8.如权利要求6所述的非挥发性内存的布局结构，其中每一该些隔离结构包括浅沟渠隔离结构或场氧化层。
9.如权利要求6所述的非挥发性内存的布局结构，其中每一该些埋入式位线包括一掺杂区。
10.如权利要求6所述的非挥发性内存的布局结构，其中该些字符线以及该二虚拟字符线的材质包括掺杂多晶硅。
全文摘要
一种非挥发性内存的布局结构，其包括基底、行方向的多条埋入式位线、作为记忆胞的多个晶体管、列方向的多条字符线、多个位线接触窗以及至少二条虚拟字符线。基底中具有一隔离结构，且隔离结构定义出主动区。埋入式位线位于主动区的基底中。晶体管位于各埋入式位线之间的基底上，且排列成二维数组。每一条字符线串联同一列的各晶体管。位线接触窗位于埋入式位在线。另外，二条虚拟字符线分别位于主动区两侧的隔离结构上，且与字符线平行排列。
文档编号H01L23/52GK101093834SQ200610086430
公开日2007年12月26日 申请日期2006年6月19日 优先权日2006年6月19日
发明者金钟五, 刘承杰 申请人:旺宏电子股份有限公司